我想用verilog语言写tlb.<br />现在的困惑是,一般的TLB的工作细节是什么样的?<br />虚拟地址的虚页号与TLB的每一项匹配比较,产生hit和物理页号.<br />但是这个匹配的过程有clk参与吗?1,按某时钟节拍一项一项依次做比较;<br /> 2,是个组合电路,各项同时与虚页号比较;<br />谢谢. |