标签: | vidado hierarchy中的verilog和verilog header的区别 | EDA 技术 | t851018986 2016-2-18 | 1 2346 | gaochy1126 2016-2-29 08:59 |
|---|---|---|---|---|
| 求助关于XST中关于keep hierarchy的选项：yes、no和soft | FPGA论坛 | mhanchen 2013-8-2 | 7 4065 | mhanchen 2013-8-5 19:48 |
| 求助一下ISE的编译map出错 | FPGA论坛 | snowtrace 2013-4-9 | 1 2487 | ifpga 2013-4-9 10:29 |
| ISE综合选项Keep Hierarchy | FPGA论坛 | zy7598865 2012-8-13 | 2 6432 | 薇儿安蓝 2013-1-25 14:10 |
| Error: Can't elaborate user hierarchy "lock:inst16" | FPGA论坛 | YJH眼睛 2012-3-8 | 13 21474 | Miton 2016-11-7 19:27 |
扫码关注
21ic 官方微信
扫码关注
嵌入式微处理器
扫码关注
21ic项目外包
扫码关注
21ic视频号
扫码关注
21ic抖音号
