21ic电子技术开发论坛 › 时序 › 相关帖子
时序 标签:

时序

最新发表 / 热门讨论

 版块 作者 回复/查看 最后发表
请谈谈1　wire的优缺点好吗？
Wire ，总线 ，时序 ，硬件 ，编写
通信技术 东尧 2007-7-31 5 3261 东尧 2007-8-3 07:35
关于单线协议
时序 ，硬件 ，软件 ，硬件实现
通信技术 shuifenzi 2009-2-3 5 3292 shuifenzi 2009-2-3 15:26
总线时序问题
总线 ，时序 ，CD ，LCD ，信号
ZLG acmilann 2008-4-9 5 2233 acmilann 2008-4-11 20:54
为何2468可以读取norflash 的ID，但烧写不正确
flash ，NORFLASH ，烧写 ，RF ，时序
ZLG jyj0001 2008-11-21 5 3529 jyj0001 2008-11-22 11:07
FSMC-LCD 时序配置问题
时序 ，LCD ，FSMC ，TI ，ST
ST MCU shao110 2008-8-8 5 6260 香水城 2008-8-11 10:14
FSMC时序怎么计算
FSMC ，时序 ，pi ，IO ，gp
ST MCU tyz114499 2008-8-27 5 4492 香水城 2008-8-28 14:29
大家好,帮我分析一下,为什么这个液晶屏,会出现这种现象
液晶 ，液晶屏 ，时序 ，ic
图形接口设计 daiwenping 2007-8-3 5 2786 gfs0521 2007-9-4 16:22
请教：开关电源上电时间的一致性问题
开关电源 ，单板 ，时序 ，LED ，定时
电源技术 southboy 2010-1-20 5 3514 cgkdxx 2010-1-22 15:21
单总线协议的时序图读不懂，请高手解答 attach_img
单总线 ，总线 ，时序 ，总线协议 ，时序图
侃单片机论坛 qzm-ded 2010-3-6 5 6531 f136025450 2012-9-7 15:16
时序约束
时序 ，时钟
ZLG lobby 2010-3-24 5 2487 bit6019 2010-3-27 21:04
Verilog的两个误区
verilog ，阻塞 ，阻塞赋值 ，时序 ，se
FPGA论坛 xiao6666 2012-10-14 5 1851 lxAPP 2012-10-29 22:54
双时钟域时序约束问题
时序 ，时钟 ，寄存器 ，se ，FIFO
FPGA论坛 yangchao1t 2012-11-21 5 3652 GoldSunMonkey 2012-11-22 20:47
WS2801的问题。 attachment
时序 ，芯片 ，时序图
侃单片机论坛 yangyiping 2012-12-17 5 2243 yangyiping 2012-12-18 15:14
约束、时序分析的概念
时序 ，tc ，时钟 ，PGA ，FPGA
FPGA论坛 xjsxjtu 2013-3-4 5 2514 xiao6666 2013-3-14 20:01
求FSMC详解
FSMC ，时序 ，ST ，STM ，STM32
ST MCU 墨羽谨年 2013-3-13 5 2389 墨羽谨年 2013-3-14 10:49
在FPGA设计环境中加时序约束的技巧
时序 ，FPGA设计 ，时钟 ，se ，ck
FPGA论坛 LMQQ 2013-3-14 5 2083 GoldSunMonkey 2014-2-17 21:20
ripple clock
ripple ，ck ，时钟 ，时序 ，时序逻辑
FPGA论坛 ifpga 2013-3-22 5 2172 GoldSunMonkey 2013-3-24 21:55
TI ADS8329 ADC如何读取数据？Timing是什么样子的？
ADC ，ADS ，Timing ，时序 ，sd
德州仪器模拟论坛 happywhr 2013-4-18 5 2212 hawksabre 2013-4-20 19:51
AD9928 GPO使用
AD ，gp ，触发 ，脉冲 ，时序
数字广电 lczhoujq 2013-5-14 5 2249 zcwking 2013-6-5 09:22
请教 xilinx的时序报告中的这段话是什么意思 attach_img
XILINX ，时序 ，hz ，DCM ，外部时钟
FPGA论坛 ldx521 2013-11-9 5 1750 ldx521 2013-11-13 21:20
1 ...272829303132333435... 88下一页
在线客服