21ic电子技术开发论坛 verilog 相关帖子
verilog 标签:

verilog

最新发表 / 热门讨论

版块 作者 回复/查看 最后发表
VERILOG常见的误区 EDA 技术 gaochy1126 2023-5-29 15 11794 gaochy1126 2023-5-29 16:58
VERILOG语法之GENERATE
GenTEgeveriloverilog
EDA 技术 gaochy1126 2023-5-29 12 11265 gaochy1126 2023-5-29 17:04
VERILOG寄存器 EDA 技术 gaochy1126 2023-5-29 1 9820 gaochy1126 2023-5-29 14:58
VERILOG实现异步FIFO EDA 技术 gaochy1126 2023-5-29 1 9859 gaochy1126 2023-5-29 14:55
VERILOG实现串口传输UART EDA 技术 gaochy1126 2023-5-29 16 11336 gaochy1126 2023-5-29 17:02
夏宇闻老师书第9章例9.4的问题 attach_img FPGA论坛 比神乐 2023-3-21 6 1510 比神乐 2023-3-22 10:14
Verilog中begin...end和fork....join的区别和用法
TESTWireInputnpuverilogFOR
EDA 技术 gaochy1126 2023-2-18 12 4568 gaochy1126 2023-2-28 22:13
verilog中的毛刺产生
seSTGS原因ACverilog
EDA 技术 gaochy1126 2023-2-18 0 2702 gaochy1126 2023-2-18 14:55
verilog去除毛刺的方法
ST硬件信号geAIverilog
EDA 技术 gaochy1126 2023-2-18 0 2673 gaochy1126 2023-2-18 15:39
关于Verilog中begin···end语句执行顺序 EDA 技术 gaochy1126 2023-2-18 0 2733 gaochy1126 2023-2-18 15:45
Verilog自学 attach_img EDA 技术 gaochy1126 2023-2-18 0 2999 gaochy1126 2023-2-18 15:50
Quartus II 中 Verilog 常见警告/错误汇总 EDA 技术 gaochy1126 2023-2-28 1 7855 gaochy1126 2023-2-28 22:34
Verilog基本语法之wire和reg EDA 技术 gaochy1126 2023-3-18 0 8644 gaochy1126 2023-3-18 12:55
Verilog中wire与reg类型学习 EDA 技术 gaochy1126 2023-3-18 0 8714 gaochy1126 2023-3-18 12:56
VERILOG 可综合和不可综合的理解 attach_img EDA 技术 gaochy1126 2023-5-29 0 8838 gaochy1126 2023-5-29 14:32
verilog的signed类型有哪些? EDA 技术 gaochy1126 2023-5-29 1 8333 gaochy1126 2023-5-29 14:35
VERILOG基础知识 EDA 技术 gaochy1126 2023-5-29 3 9470 gaochy1126 2023-5-29 14:38
VERILOG 除法器 EDA 技术 gaochy1126 2023-5-29 0 9761 gaochy1126 2023-5-29 14:40
Verilog设计的可综合性与问题分析 EDA 技术 gaochy1126 2023-5-29 3 10335 gaochy1126 2023-5-29 14:49
VERILOG分配语句 EDA 技术 gaochy1126 2023-5-29 1 9774 gaochy1126 2023-5-29 14:53
在线客服