请教高人
2011-11-26 09:14
- EMC&可靠性设计
- 5
- 3418
D2防止电源反接，D1稳压，D3稳压
EMI辐射超标如何处理？
2018-10-30 09:09
- EMC&可靠性设计
- 43
- 22195
23# emailli
晶体周围包地主要是为了减小回路面积，为晶体输出的震荡信号提供一个最低阻抗的回路。这一点 ...
5# PowerAnts
看了蚂蚁的说明，有些小问题哈
“不要与大面积地铜箔相连”，这个有点小问题。更合理的说法 ...
EMC检测，出来的图形越来越靠谱了！继续在线积累学习！
2011-8-16 09:45
- EMC&可靠性设计
- 42
- 11063
自谐振的问题而已
模电低频之魂......
2011-6-13 13:12
- 模拟技术论坛
- 25
- 5291
站的高度不一样看到的东西也不一样啊
关于嵌入式主板的EMC问题
2011-8-16 09:36
- EMC&可靠性设计
- 4
- 3431
既然你要测试辐射，那么就分两步分析：
1，如果你直流负载部分的辐射较大，那么可以将直流地和大地直连，也 ...
某“USB标准电路”可能并不标准。
2011-8-20 16:15
- EMC&可靠性设计
- 14
- 3861
加电容是为了减缓上升沿，这样可以使辐射降低几个dB，加磁珠是减少带外干扰，也能减轻辐射量。对于具体应用 ...
加磁珠，加电容，得看取值……
难道笔试都是这样的？
2011-4-10 17:22
- 新手园地
- 23
- 5433
楼上想的太简单
运放输出结果请教！
2011-4-3 00:39
- 模拟技术论坛
- 13
- 2331
非常感谢maychang大师的解答和楼上的详细回答，在下懂了，多谢！
还请maychang大师指教是如何计算的？
我的理解是这样的，放大倍数=18/（0.4//1.8）+1=56倍。
但是静态时输 ...
还请各位大虾多多指教，谢谢了！
当4.09V的信号很缓慢的变化时，如慢慢减小，每秒减少1mV，那么输出电压又该如何计算？或者说输出电压与输入 ...
请问怎么减少电磁辐射？
2011-11-11 15:18
- EMC&可靠性设计
- 21
- 6528
1,“降低系统频率”，引起EMI问题的是高速的上升沿，而不是系统频率。
2，“减少PCB板”，这个说的莫名其妙 ...
5楼讲的好几处是错的……
U=IR+Q/C
2011-6-16 13:44
- 电子技术交流论坛
- 39
- 7610
又见白马不是马…………
谁用到过可以工作到125度的晶振
2012-2-20 16:12
- 电子技术交流论坛
- 32
- 6143
发个漂移较小的硅振荡器
模拟电路大面积铺铜可以吗
2011-10-3 18:59
- EMC&可靠性设计
- 17
- 9166
既然是24位AD，想必对采样的准确度就有要求了。大面积覆铜从理论上讲是没有问题的，关键是覆铜的时候尽量减 ...
怎么把1.2V/10Mhz的方波放大到3.3V
2011-8-17 15:20
- 模拟技术论坛
- 13
- 3674
一个高速比较器，什么都解决了。
DB9管脚串接电阻和高压电容的作用
2011-8-25 23:14
- EMC&可靠性设计
- 7
- 6175
这个75欧姆电阻+高压电容的设计叫bob smith电路，是一个规范。通过对空闲针脚的bob smith处理，能有效减少 ...
2
3
近期访客