什么是“钟振”
2011-5-10 17:00
- 新手园地
- 15
- 3091
oscillator 钟振 有源器件
crystal 晶振 无源器件
现在买的很多频率器件都是在台湾拿 他们的叫法就是这样 ...
学习Verilog的感想
2011-5-6 17:06
- FPGA论坛
- 36
- 9999
光学不练假把式啊，弄个开发板吧，光看书看到后面 前面都忘了
麻烦请教下2.4G无线问题
2011-5-1 20:30
- 侃单片机论坛
- 3
- 1994
谢谢春阳大侠 久仰久仰
学生作品，智能小车照片
2011-10-26 17:58
- 机器人
- 70
- 11919
做个这个都有车模啊。。。
如何通过改善Verilog程序以减少CPLD的宏单元用量
2011-5-3 17:09
- FPGA论坛
- 7
- 4901
如果结合了MCU 可以把一些流程类的弄到MCU里去做 cpld只做组合逻辑之类的东西 MCU便宜。。 ...
工作一年了，到现在还不会写一个产品的代码
2011-4-26 18:06
- 侃单片机论坛
- 29
- 6253
不要光是抄嘛 要抄出亚洲 抄向世界
抄抄就会了
新手问弱智问题：关于圆环形板子
2013-1-1 12:28
- PCB技术
- 29
- 13500
同意楼上！
求助C51编程
2011-4-29 20:53
- 侃单片机论坛
- 7
- 2330
两段代码 加到一起去？ 复制拷贝就是了嘛 嘿嘿
请教一个频率采集问题
2011-5-11 15:55
- FPGA论坛
- 8
- 3702
嘿哟嘿哟 结贴还早哦
CPLD好像还没有带PLL的，想直接用输入的来进行触发计数，然后用20M的主频来进行定时，类似于在CPLD里面集成 ...
这样做存在一定误差 时钟频率比采样频率还低 不知道误差大概会有多大
一天了 回复还是0 我自己开回复一下吧 安慰安慰自己
verilog如何才能检测边沿信号
2011-10-3 22:21
- FPGA论坛
- 13
- 6503
3楼那个是标准做法 就是设置一个delay_buf之类，然后比较这个和目前口的状态 ...
4.8V-5.2V输入，稳定到5.0V输出
2011-5-5 13:30
- 电源技术
- 6
- 2719
TI有这样的 凌特二也有 都是一个原理 先升压再降压 可以自己搞个STEP UP然后再搞LDO或者STEPDOWN之类 ...
〓◆ 现代高频开关电源技术及应用等 2册 高清书签 ◆〓
2020-2-28 10:13
- 电子技术交流论坛
- 47
- 10912
T大 放这么多图 卡死我啦 呵呵
这个必须要顶啊 卡死都要顶
问题请教 CPLD输出固定脉冲
2011-5-14 09:03
- FPGA论坛
- 3
- 2688
CPLD是用数据地址线与MCU连接的 目前想到的是 设计一个使能位 记满200后关掉使能 然后通过下一次的WR来 ...
关于微型步进电机抱死电流如何减小
2011-5-27 11:12
- 侃单片机论坛
- 16
- 8422
谢谢关注 呵呵
呵呵 那个是大东西 我说这个是微型步进电机
电流很小1A不到就可以
抱死的话 可能只需要100mA ...
PWM控制电机输入电压的话 要搞大电流的MOS呢 蛮贵的 呵呵
谢谢楼上的Y大，可能是我没说清楚，不是堵转电流，是主动的抱死电流，并非由于外界原因引起的电机停止，而 ...
2
3
近期访客