使用Qii11.0时下载出现问题
2014-3-21 16:38
- FPGA论坛
- 6
- 2487
难道你是用sof文件烧写的？你先delete file，把sof文件删掉，再add file，添加pof；
你如果之前没用pof文件 ...
FPGA内核电压与IO电压短路！我是新人，求大家帮忙解答
2014-3-18 16:42
- FPGA论坛
- 5
- 1818
那就怪了，上电拿示波器测一下，和别人的对比对比
那个默认电压设置成啥都没关系。也可能是你0.9V电源的问题，这个电源有没有加电容？拆掉FPGA之后量还是0.9V ...
上电默认电压不对呀，建议楼主好好检查一下，是不是某个管脚上电瞬间电平与外界电平不一致？不用的管脚不要 ...
求助CPLD选型，用于光电编码器信号处理
2014-4-7 22:09
- FPGA论坛
- 13
- 2602
自己先胡乱编一个程序，然后编译一下，看看够不够用，能剩50%以上就OK了。不过楼主的鉴相实在费不了几个 ...
加工好的PCB，能不能返厂加定位孔？
2015-2-21 18:55
- PCB技术
- 13
- 3133
版主大人犀利！
不需要铺铜，只是定位而已。谢谢！
谢谢楼上各位，非常感谢！
我们跟PCB厂确认了，他们说，加铣的话，可以不收工程费，另外再帮我们添加上定位 ...
SDR SDRAM行首数据出错
2014-3-25 21:30
- FPGA论坛
- 9
- 1604
免费版13.0sp1还支持cyclone 2呀
经过修改之后，烧写到FPGA中，运行正确，多谢两位的指导！
果然啊。之前我写数据的时候，写的一直是对的，现在修改读的部分，自认为没有动写的部分。结果再次仿真发 ...
嗯，确实
我一开始也是这么想的，不过我想不通为什么其他数据是对的
reg型数组的初始化配置问题
2014-4-4 17:53
- FPGA论坛
- 3
- 1557
仅供参考
module test(rst,clk,ek,lk);
input rst,clk;
input [15:0] ek;
output reg [15:0] lk;
reg [15: ...
verilog能生产这么快速执行的代码么
2014-6-6 15:02
- FPGA论坛
- 8
- 1733
这就是你要解决的所谓时序问题了，要满足建立时间和保持时间，具体你要深入学习，内容比较多 ...
跪求！推荐型号（ALTERA）
2014-5-29 18:25
- FPGA论坛
- 3
- 1451
有道理，就测个时间间距还是用，EPM240，EPM570之类的CPLD，淘宝价格才10块左右。。 ...
nios II 处理器的管脚可以复用吗？
2014-6-11 19:02
- FPGA论坛
- 2
- 1253
等楼主清楚知道这个问题的答案之后，再尝试这么做，否则后果很严重哦
语法报错！always敏感信号对其内部if语句的影响？
2014-6-24 17:09
- FPGA论坛
- 5
- 2003
always@(posedge clk_100ms or negedge reset)
begin
if(!reset)
LED
quartus 9.0 版本里建工程时怎么找不到EPM1270器件？
2014-6-17 18:41
- FPGA论坛
- 8
- 3270
不可能找不到，再找找EPM240、EPM570之类的，如果能找到，那才叫奇怪。你安装文件的时候有没有安装device那 ...
2
3
近期访客