Image
Image

ococ

+ 关注

粉丝 3     |     主题 1     |     回帖 460

请教一个VERILOG程序的问题
2014-7-29 09:37
  • FPGA论坛
  • 15
  • 2287
  程序本身应该没问题。 你可要仿真看看结果。  
  输入00111持续很长时间也不行吗?  
  default情况下随便给输出个值。 怎么样的锁不住? 你数据的频率是多少? clk频率是多少? ...  
Verilog和VHDL的问题
2014-9-1 13:43
  • FPGA论坛
  • 7
  • 1776
  国内verilog应该多一点。 欧美VHDL和verilog差不多。 IC设计公司verilog用的多一点。 ...  
最近找工作,比较迷茫,求指点
2014-9-17 12:18
  • FPGA论坛
  • 8
  • 1715
  FPGA搞图像处理应该还不错,应用范围比较广。 多在网上投投简历。  
VHDL怎么存储数据??
2014-9-20 22:08
  • FPGA论坛
  • 5
  • 1330
  signal就可以。 综合结果跟定义没多大关系。 关键是有没有用时钟。  
需要几个5输入LUT组成一个6输入LUT,画出示意图
2014-10-2 10:34
  • FPGA论坛
  • 4
  • 2807
  2个5输入LUT 和一个2选1MUX吧。第6个输入做MUX的选择信号。  
VHDL程序的仿真测试文件
2014-9-29 13:06
  • FPGA论坛
  • 5
  • 1352
  是的,可以!  
  可以用verilog写tb文件  
请教大家一个很奇怪的现象
2014-10-23 10:44
  • FPGA论坛
  • 16
  • 1690
  还是看不到图啊  
  图挂了,看不到  
  那把tb文件和仿真波形图贴出来看看吧  
  这个跟你的testbench写法有关系吧。 如果这个模块的输入信号Video_in的产生是由VCLK_in来驱动的话那你这个 ...  
关于FPGA开发的问题1
2014-10-24 20:34
  • FPGA论坛
  • 3
  • 1049
  管脚绑定正确吗?  
DDR2使用疑惑?
2014-11-3 15:47
  • FPGA论坛
  • 2
  • 1007
  example_design就是个例子,可以参考一下MIG的用法而已。  
有关Ram的问题
2014-11-8 09:34
  • FPGA论坛
  • 1
  • 952
  位宽就是每个数据位宽,深度就是RAM可以存储的数据个数,也就是地址数。  
DDR2的管教分配是固定的吗?
2014-11-11 08:29
  • FPGA论坛
  • 1
  • 912
  V5不是。  
赛灵思软件价格(ISE)
2014-11-13 12:47
  • FPGA论坛
  • 3
  • 1903
  FPGA厂商主要还是卖芯片,你买他们的芯片,开发工具就直接用就行,可以跟芯片分销商要crack,如果用的芯 ...  
  国内没人花钱买的。 官网上下载软件,找个crack就行。  
仿真软件
2014-11-13 11:26
  • FPGA论坛
  • 3
  • 961
  网上可以下载的。  
2
3
近期访客