有人驱动过TFT液晶屏吗？
2015-1-14 10:07
- FPGA论坛
- 9
- 1895
有没有资料，一起学习一下
求助一段C语言代码，将其变成VHDL/verilog语言
2014-3-27 13:29
- FPGA论坛
- 5
- 1391
最后得到只是sum，中间值可以不需要这么多
求exp估计要用ip
FPGA和高速ADC采样问题求助
2014-3-24 11:37
- FPGA论坛
- 21
- 6128
这么快的AD估计在中国不好找吧
3个if then 连续 执行顺序是怎么样的啊
2014-5-27 21:05
- FPGA论坛
- 3
- 1508
下面的几个条件并行了，这个要看工具综合结果了，一般的话是进最后一个满足条件的 ...
SDR SDRAM行首数据出错
2014-3-25 21:30
- FPGA论坛
- 9
- 1604
要么是写数据的时候就写错了，要么就是读地址送错了。
很好定位问题的，把SDRAM初始话一组地址数进去，然 ...
那就是地址送错了，直接分析一下接口时序就可以了
请教各位大神一个关于cyclone4上使用LVDS的问题，求解答~~~~
2014-4-11 14:32
- FPGA论坛
- 6
- 1733
LVDS应该有个自适应调整时序窗口的功能模块吧。貌似叫自适应。。。，就是自己找到最佳的时序窗口。你可以查 ...
求助FPGA能否直接输出LVDS信号？
2014-5-5 23:08
- FPGA论坛
- 9
- 1852
可以输出的
用状态机好还是不用状态机好
2014-5-21 13:47
- FPGA论坛
- 2
- 1929
这个要看情况的，没有绝对的。
如果时序固定，最好不要使用状态机，直接计数器计数就可以搞定了。
如果时序 ...
FPGA实现波形发生器
2014-5-21 09:47
- FPGA论坛
- 1
- 1166
需要帮忙吗
AD采样有问题
2014-7-10 18:54
- FPGA论坛
- 2
- 1087
应该是芯片配置的问题吧。检查一下配置的寄存器
能不能用FPGA把40M的正弦波移相90度
2014-8-18 20:20
- FPGA论坛
- 14
- 3365
可以的
我脸皮厚点，谁做过FPGA控制GPS模块通讯 Verilog的
2014-8-1 15:21
- FPGA论坛
- 11
- 2604
需求不清
有偿咨询、合作
2014-7-29 15:52
- FPGA论坛
- 3
- 1331
私信
时序约束的问题
2014-7-29 22:59
- FPGA论坛
- 5
- 1235
查看不满足时序的路径， 分析一下原因，对症解决
FPGA对一个频率几Hz的脉冲计数，几千次会丢失一次。换一
2014-7-29 12:12
- FPGA论坛
- 3
- 1969
问题应该出在FIN信号上
仿用xilinx官方曼彻斯特编码出现毛刺
2014-7-30 17:34
- FPGA论坛
- 1
- 1700
两个代码中都有行波时钟，这个最好不要使用。
应该就是组合逻辑出来的毛刺。 ...
遇到一个时序问题，劳烦各位出手相助！
2014-8-6 15:46
- EDA 技术
- 3
- 1333
那就是采样到亚稳态导致的
stm32f103与AD7765芯片的SPI通信问题
2017-2-14 17:32
- 电子技术交流论坛
- 10
- 3962
是不是可以不用SPI接口，直接使用GPIO口进行模拟
最好的方式是STM32作为主设备，AD器件作为从设备。
接收的 ...
2
3
近期访客