FPGA之时序问题
2012-2-23 00:07
- FPGA论坛
- 18
- 4784
时序问题实在太大了，有些人搞了一两年都没彻底搞懂呢，不是吓唬你哦～～ ...
alter FFT IP 8.1 得不到结果
2011-12-2 09:26
- FPGA论坛
- 7
- 2773
真没有用过这个IP,帮忙顶一下吧
xilinx的FIFO IP核求教？
2011-11-25 10:35
- FPGA论坛
- 2
- 3396
虽然看不到图片，但是之前用过，是可以用的
CMOS图像传感器
2011-12-3 21:07
- FPGA论坛
- 5
- 2709
Dp和Dn表示的是差分信号的正负两端
电子工程师常用软件专辑
2025-8-3 14:47
- 新手园地
- 1236
- 340126
谢谢LZ
有没有DxDesigner软件啊
cyclone IV ddr2问题 问题
2013-11-29 15:11
- EDA 技术
- 2
- 1898
你没有采用burst的方式读写吗？
还有就是读取地址的影响也比较大。
fpga有一个信号不受控制自动拉低
2013-11-29 12:02
- EDA 技术
- 5
- 1623
只有这一段代码吗？按道理应该是计数器的问题。你是如何确认计数器没有到3的？ ...
if（1）有效不行，if（！0）则可以，望解答
2013-11-21 19:49
- FPGA论坛
- 5
- 1505
if语句并行了，缩进对齐就看出来了。修改了应该就ok了
ise 布局布线不通过
2013-11-27 14:59
- FPGA论坛
- 7
- 3202
可以级联，但是这样的话信号质量肯定要稍微差一点。
两个级联的话需要将输入输出确认清楚，要符合MMCM的要 ...
这个应该是MMCM级联了吧。外部使用了MMCM生成时钟，MIG中还有MMCM的。重点检查一下时钟产生的模块，检查一 ...
关于FPGA的IP核的使用问题，请教下
2013-11-22 10:31
- FPGA论坛
- 7
- 1596
滤波器的系数是通过matlab软件设计的，其他的都是自己写的。
没有用过fir的ip，不知道呃，你可以使用软件试一下。
有些简单的IP可以直接使用的。很多复杂的IP都是要收费的，没有购买的话是不能下载到板子上去的。
像FIR滤波 ...
FPGA时钟问题，急急急！！加急急急！！
2013-12-4 22:15
- FPGA论坛
- 7
- 1679
有没有重新生成啊？
没有遇到过，可以咨询一下xilinx的技术支持
2
3
近期访客