Image
Image

zhaoshifen

+ 关注

粉丝 0     |     主题 2     |     回帖 65

简单问题求助
2010-6-3 14:50
  • FPGA论坛
  • 8
  • 2646
  cnt有24bit,最大计数16777215(0XFFFFFF),再加一就是0,如果你使用cnt计数只到100,必须用语句复位置零 ...  
  是的,不过要看计数到多大把数据复位到零,如果只计数到100然后就回零,需要加一条if。 ...  
FPGA的时钟问题
2010-10-15 14:53
  • FPGA论坛
  • 13
  • 4367
  楼上说的对,尽量使用一个主时钟,经过锁相环之后再分出几个时钟,可以保证系统工作在同一个时钟驱动下,避 ...  
关于 inout
2010-6-1 15:35
  • FPGA论坛
  • 5
  • 5071
  data_in在别的地方使用了?  
CPLD输入干扰问题
2010-6-1 15:32
  • FPGA论坛
  • 4
  • 5018
  一般ttl芯片管脚悬空是高电平,CMOS芯片管脚悬空是低电平。245通道转换的时候会有一个指标叫做转换时间。也 ...  
FPGA资料
2013-12-4 22:36
  • FPGA论坛
  • 111
  • 15584
  不错  
ise请教
2010-6-1 19:31
  • FPGA论坛
  • 5
  • 4624
  有一些寄存器在在综合之后会被优化掉。  
cpld 测量相位差,谢谢!
2008-12-19 17:54
  • EDA 技术
  • 1
  • 2305
      always @(posedge clk or posedge reset)  & ...  
有什么办法能吧 直流的 脉冲信号(方波) 变成交流的
2015-6-29 15:56
  • 侃单片机论坛
  • 4
  • 4617
  同意楼上,不过运放的带宽要足够  
怎么把一个方波叠加到一个直流电压上?
2016-8-16 15:14
  • 侃单片机论坛
  • 137
  • 33662
  使用运放打加法器不会有问题,如果你测波形不理想,说明运放带宽不够,换一个高带宽的运放,不过带宽太高会 ...  
请懂CPLD的出手
2009-3-2 10:27
  • ZLG
  • 8
  • 2708
  多看代码吧。    always @(posedge clk or posedge reset)& ...  
二代笔记本串并口必备调试工具
2009-3-27 11:20
  • 侃单片机论坛
  • 23
  • 6537
  楼上的,现在有一些设备采用高波特率,我曾经给别人开发过一种,要求博得率4×115200,一般的电脑调不了, ...  
XCF04s配置问题
2008-12-19 15:20
  • EDA 技术
  • 1
  • 3308
  其实第二天问题就解决了,芯片坏了,换一个芯片就好了。以后大家遇到类似的问题,可以参考。 ...  
  板子上有一个3s500e,一个xcf04s,上电可以检测到两个器件,FPGA功能已经实现,通过JTAG向FPGA下载程序后可 ...  
Verilog语法问题请教
2008-6-19 10:56
  • EDA 技术
  • 3
  • 2254
spartan3的配置问题
2008-6-17 15:00
  • EDA 技术
  • 4
  • 2608
PCI转并口卡是否支持下载线
2007-11-18 23:49
  • EDA 技术
  • 6
  • 3052
请教这个电阻是多少?47m 注意不是47M ;大小写
2009-9-18 16:14
  • DSP 技术
  • 7
  • 4571
2
3
近期访客