发新帖我要提问
返回列表
打印
[verilog]

Verilog实现勾股定理

[复制链接]
964|3
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
青柚子|  楼主 | 2016-5-3 21:12 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
verilog, verilo, ip
题目：完成这个公式的实现：x=max(|a|,|b|),y=min(|a|,|b|);                                             max[(1-1/8)x,+y/2,x]=D;
关键是必须只用三个flip-flop，求大神指教

使用特权

评论回复 赏

相关下载

相关帖子
沙发
cqugjw| | 2016-5-6 10:40 | 只看该作者
这个公式跟勾股定理有关系么？
max[(1-1/8)x,+y/2,x]=D;确定这个公式的逗号没有标错么？

使用特权

评论回复 赏
板凳
cqugjw| | 2016-5-6 10:43 | 只看该作者
绝对值比较符号位，大小用减法然后比较符号位。
分数运算用移位。

使用特权

评论回复 赏
地板
abcdfff| | 2016-6-12 09:13 | 只看该作者
那个公式不明白

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

青柚子

10

主题

41

帖子

0

粉丝