今日: 2|主题: 14234|帖子: 104443 收藏 (180)
[FPGA] 你们如何建立 程序与PCIE的通信?
2017-2-9 14:18 2 1105
[FPGA] FPGA 如何估算程序所需的资源?
2017-2-8 14:46 14 2767
[FPGA] 例说FPGA连载70:AV视频采集之去隔行处理实现 attach_img
2017-2-7 18:17 0 821
[FPGA] quartus ii 调用DDR2 IP核时无法生成 ( 已经完成**获得ddr2的license0
2017-2-7 17:27 0 1591
FPGA实现平均滤波算法
2017-2-7 15:00 2 1783
[CPLD] XILINX的XC2C64A VQG44AMS1313管脚使用说明
2017-2-7 09:12 0 937
[FPGA] 例说FPGA连载58:LCD触摸屏驱动设计之功能概述 attach_img
2017-2-6 14:16 1 1476
[FPGA] FPGA需要高学历的,普通学习怎么样?
2017-2-6 13:55 17 3526
[VHDL] Virtex-5 PCIEx1 Endpoint(PCIE单通道端点)参考设计 attachment  ...2
2017-2-6 13:34 29 8084
[FPGA] 【FPGA初学者与开发者的福音】特权同学海量FPGA资料教程,...
2017-2-5 09:17 0 889
[FPGA] 例说FPGA连载69:AV视频采集之乘法器概述 attach_img
2017-2-3 09:40 0 844
[FPGA] 像求购一款FPGA开发板,麻烦大神们给推荐一下
2017-1-28 17:37 0 650
xilinx FPGA PCI核
2017-1-25 11:54 0 841
[FPGA] 找武汉altera设计工程师合作
2017-1-24 09:28 0 899
FPGA怎么选择差分信号? attach_img
2017-1-22 08:24 11 3357
ZYNQ烧录efuse时提示线缆不兼容,是什么原因?
2017-1-21 09:50 6 1833
[FPGA] 选择fpga 新人帖 attach_img
2017-1-20 18:31 5 1064
[FPGA] 例说FPGA连载68:AV视频采集之移位寄存器时序解析 attach_img
2017-1-19 16:22 0 928
数据同步问题 attach_img
2017-1-19 11:22 3 765
[FPGA] FPGA电路问题 attach_img
2017-1-19 11:18 5 1104
[CPLD] lattice diamond 2.2 安装后**问题
2017-1-19 11:14 1 1705
[FPGA] zynq设计上的问题?
2017-1-19 09:52 0 756
混频
2017-1-18 17:19 0 806
[FPGA] FPGA实现的实时流水线连通域标记算法 attachment
2017-1-17 17:09 1 1430
[FPGA] 数通应该怎么去学习?
2017-1-17 16:57 0 720
[FPGA] 时钟无缝切换 新人帖
2017-1-17 16:49 0 874
周立功给大学生学习ARM和FPGA的建议
2017-1-17 13:31 6 4390
[FPGA] 求解数据选择器,编码器,译码器里面的default语句含义 新人帖
2017-1-17 11:18 1 951
[FPGA] SRIO 接口1x1,1x4是什么意思 新人帖
2017-1-17 11:11 0 1091
DM9000AEP通信问题  ...2
2017-1-16 22:39 23 4211
[CPLD] 一个简单的CPLD程序仿真出现了问题,求教! 新人帖 attach_img
2017-1-16 09:11 8 1790
[FPGA] 例说FPGA连载67:AV视频采集之移位寄存器概述 attach_img
2017-1-15 17:15 0 1204
求助大神帮我排个学习进度表 公司需要我用FPGA采集摄像头、处理图像
2017-1-14 09:45 0 732
关于IP核的LPM-add_sub 模块的设置问题,求解答~
2017-1-13 15:32 2 1354
用verilog 写 u(k)=u(k-1)+error 怎么写 attach_img
2017-1-13 15:20 10 1526
[CPLD] 一块电路板的xc9536,编程口的问题 新人帖 attach_img
2017-1-12 13:16 1 844
[FPGA] 求一个MCP41010的驱动程序 新人帖
2017-1-12 11:25 0 834
[Quartus] **文件不支持某型号
2017-1-12 10:13 0 862
The signal is not driven by any source pin in the design.
2017-1-11 16:26 0 2522
CPLD下载程序引脚一直低电平 attach_img
2017-1-9 20:05 0 720
下一页 »
快速发帖
还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则