FPGA论坛

本版专家: feihufuture, jameswangchip, yulunna

今日: 0|主题: 14263|帖子: 104555 收藏 (180)

1 ... 40 41 42 434445 46 47 48 ... 357 / 357 页下一页

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶赏金帖


简化USB 3.0系统的均衡设计 USB AC dameihuaxia 2020-8-12 17:59 2 759
Verilog HDL 华为入门教程 HDL verilog 华为 dameihuaxia 2020-8-12 14:52 0 441
数据宽度不匹配匹配数据 PANGAIMIN 2020-8-11 21:44 4 691
[FPGA] 求助各位大佬，为什么address没有输出 ADDR DDR address saxion 2020-8-11 21:40 2 422
[FPGA] A律语音压缩编解码器的FPGA实现编解码器 FPGA实现雷北城 2020-8-11 17:46 0 407
Verilog HDL的基础知识 HDL verilog 基础知识 dameihuaxia 2020-8-11 17:45 1 561
大话FPGA FPGA PGA AC dameihuaxia 2020-8-11 14:42 0 619
[FPGA] *传奇-基于尖峰脉冲的按键消抖之战脉冲雷北城 2020-8-10 18:56* 0 373
华为_静态时序分析与逻辑设计华为时序逻辑设计 dameihuaxia 2020-8-10 18:55 2 908 1
[FPGA] 寻找小伙伴 FPGA PGA FPGA开发 duoyuanmeng 2020-8-10 11:34 6 753 1
如何将mcs文件转化为BIN文件？ mcs 江陵龙少 2020-8-10 00:09 5 8551
[FPGA] 基于FPGA的可调节FIR滤波器的设计与实现 fir滤波器 FPGA 雷北城 2020-8-9 19:08 0 461
wire 类型赋值问题 Wire divider IDE x星航x 2020-8-9 17:09 0 595
[verilog] verilog assign关键字，可以这样用吗？ verilog verilo 小萝卜特 2020-8-9 16:51 4 744
请教价格最低的FPGA芯片型号 ...2 FPGA芯片精度 nongfuxu 2020-8-9 14:39 22 5156 2
[FPGA] 多路输入信号相对同步问题信号 FPGA PGA XQSir660 2020-8-9 14:21 0 587
[FPGA] *传奇-并串_串并转换之战.pdf 串并转换 pd 雷北城 2020-8-8 19:25* 0 463
[FPGA] 找FPGA逻辑设计工程师！17k14个月，七险一金，5天7.5小时 FPGA 工程师逻辑设计 11726126726 2020-8-7 17:44* 5 2495
关于这段代码，请大家指点一下，实在搞不清楚。代码 AC TE cyberbill 2020-8-7 17:42 7 1480
基于FPGA的高速高质量图像旋转 FPGA PGA 雷北城 2020-8-7 17:41 0 366 1
Xilinx的航空航天和军用产品对中国开放吗？ XILINX FPGA 编程 AutoESL 2020-8-7 11:22 19 4527
在ModelSimSE中添加ALTERA仿真库的详细步骤(1) altera 仿真 ModelSimSE dameihuaxia 2020-8-6 17:14 2 561
[FPGA] 替换Altera EP4CE10F17I7N的国产zgudyiFPGA SL2-12E-8F256C助力伺服驱..... altera FPGA ce Globalizex 2020-8-6 09:47 2 1111 1
西安大唐电信_fpga经验谈 FPGA 大唐电信 AC dameihuaxia 2020-8-5 22:23 1 641
[FPGA] FPGA实现全彩色OLED动态视频显示控制视频显示雷北城 2020-8-5 14:33 1 579
[FPGA] *传奇-任意分频之战分频雷北城 2020-8-5 14:30* 0 429
[verilog] 新手求问，用ISim仿真时，为何输入老变为zzzzzzzz SIM 仿真小萝卜特 2020-8-5 09:00 5 1604
[FPGA] 新西兰奥克兰大学计算机系正在招募2020-2021年入学博士生计算机 AC AN devedeve 2020-8-2 19:02 0 584
[FPGA] 需jpeg解码IP JPEG 解码 ip wangcuixm 2020-8-1 22:00 0 490
[VHDL] 一个数组赋值给另外一个数组 EDA ic ST 仪器设备 2020-8-1 09:53 2 949
[FPGA] FPGA设计需注意的方方面面 FPGA设计信号 I/O ZYUYI 2020-7-31 16:05 0 420
[FPGA] 基于FPGA的DDRSDRAM控制器设计与实现 FPGA 控制器设计 SDRAM控制器雷北城 2020-7-31 15:45 1 686
Verilog的135个经典设计实例 verilog verilo AC dameihuaxia 2020-7-31 15:03 0 490
Verilog典型电路设计_华为 verilog 华为电路设计 dameihuaxia 2020-7-31 14:25 2 601 2
UVMʵս AC dameihuaxia 2020-7-30 14:55 0 389
PCI总线协议的FPGA实现及驱动设计 PCI总线协议 FPGA实现 AC dameihuaxia 2020-7-30 14:43 1 540
[FPGA] 论证时序时钟 FPGA ZYUYI 2020-7-29 20:02 1 510
[VHDL] 玩转VHDL-024 至简HDB3编码 VHDL HDB3编码电平 ucx 2020-7-29 16:25 0 905
[FPGA] Vivado 能不能回读吗？ Vivado flash 仿真 nahlj 2020-7-29 09:25 1 576
[FPGA] 牛人牛语录：关于FPGA、DSP和ARM FPGA DSP ARM ZYUYI 2020-7-28 17:29 3 857 3