收藏本版 |订阅

今日: 0|主题: 14412|帖子: 104958

视频: 如何创建和使用Vivado XDC 宏
2013-9-17 21:02 0 1088
视频: 如何使用赛灵思功耗估算器(XPE)
2013-9-17 20:59 0 1053
视频: 如何使用Vivado综合工具里的编译单元
2013-9-17 20:58 0 989
视频: 在Vivado中如何分析器件资源统计表
2013-9-17 20:56 0 1303
[FPGA] 推荐一款DDR3芯片,16位的, 最好是2Gb的谢谢了
2013-9-15 17:47 0 1919
[FPGA] 多个信号驱动双向口
2013-9-14 23:24 0 1283
[FPGA] NANDFLASH读写中R/B#信号的变化
2013-9-11 15:57 0 1604
测试11
2013-9-10 18:10 0 879
测试9
2013-9-10 18:03 0 764
测试9
2013-9-9 23:58 0 1041
测试7
2013-9-9 23:50 0 884
测试4
2013-9-9 19:11 0 723
FPGA可帮助搜索引擎降低功耗和碳排放
2013-9-8 23:44 0 1609
Altera提供经过全面验证的EtherCAT协议IP,前端许可免费
2013-9-8 23:40 0 2067
Altera演示Cavium OCTEON®多核处理器的Interlaken互联
2013-9-8 23:39 0 2147
测试5
2013-9-7 23:35 0 799
测试3
2013-9-7 23:25 0 897
测试2
2013-9-7 23:25 0 761
测试1
2013-9-7 23:24 0 810
测试0
2013-9-7 23:24 0 815
vivado 里从哪设置生成ip的语言
2013-9-7 23:23 0 2219
视频:如何在XILINX SDK中进行异构多核调试
2013-9-6 23:34 0 1699
视频: FPGA XILINX ISE 设计视频教学与Modlesim 6.5仿真
2013-9-6 23:33 0 1252
视频: 如何串联配置7系列FPGA
2013-9-6 23:32 0 1060
视频: 嵌入式设计中的硬件/软件的交叉触发
2013-9-6 23:31 0 1258
视频:如何使用Vivado消息管理器
2013-9-6 23:30 0 1299
视频:XILINX 7系列 10G Base-KR背板解决方案
2013-9-6 23:27 0 1102
FPGA设计与DSP设计相比,最大的不同在哪里?
2013-9-6 23:22 0 1203
FPGA工作原理
2013-9-6 23:21 0 1108
VHDL与Verilog HDL的区别
2013-9-6 23:21 0 1391
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

在线客服 返回版块 返回顶部