收藏本版 |订阅

今日: 0|主题: 14412|帖子: 104958

[Quartus] quartus 11.0SP1报错!!!!
2013-11-19 21:27 0 2551
[CPLD] MachXO640相关问题
2013-11-19 17:05 0 1397
[FPGA] 谁能说说xilinx 7系列的FPGAXADC模块有啥用,怎么用
2013-11-17 17:43 0 1737
[FPGA] FLASH的manufacturer code不正确
2013-11-17 15:26 0 1507
[FPGA] 西安外包FPGA项目
2013-11-14 09:34 0 1602
怎么用virtex7产生的一个ip核控制2个ddr3
2013-11-13 20:32 0 1290
[FPGA] 综合后FPGA占用DSP48资源较实际的要多
2013-11-11 20:31 0 1590
[FPGA] 去掉chipscope
2013-11-8 11:25 0 1304
[FPGA] FPGA嵌入NIOSii后flash数量问题
2013-11-7 22:15 0 1754
[FPGA] 如何在XST下使用synplif综合得到的网表文件?
2013-11-7 17:56 0 1471
modelsim
2013-11-6 13:11 0 1224
PCIE ip core 中断问题
2013-11-6 11:00 0 1477
DCM问题
2013-11-5 22:47 0 1142
[FPGA] FPGA控制SDRAM 8寸LCD显示缓存 交流
2013-11-5 09:40 0 1826
[VHDL] 【求助】一个ppm编码器,老是仿真不对 attach_img
2013-11-2 23:11 0 1964
[FPGA] zynq在NAND模式下的启动问题(已解答)
2013-11-2 10:48 0 1480
[FPGA] 在SDK下如何对zynq的UART外设进行EMIO分配?(已解答)
2013-11-2 10:46 0 3202
[FPGA] 关于FPGA的配置文件格式问题(已解答)
2013-11-2 10:44 0 1065
[FPGA] system generator生成失败? (已解答)
2013-11-2 10:38 0 1283
[FPGA] FPGA+SFP设计问题(已解答)
2013-11-2 10:36 0 1551
[FPGA] 新手提一个问题,关于综合后查看RTL原理图(已解答)
2013-11-2 10:32 0 1514
FIR滤波器的输出是输入延迟N个周期才输出吗? 如何得知啊?
2013-11-1 21:02 0 1777
[FPGA] XILINX 的SPARTAN6 使用从并配置,DONE不能拉高,求救!!! attach_img
2013-10-29 11:53 0 3617
[modelsim] 求助
2013-10-28 23:12 0 1297
[FPGA] AC97
2013-10-28 21:36 0 1479
[FPGA] 21EDA开发板FLASH的配套程序
2013-10-28 16:46 0 1682
fpga
2013-10-24 21:39 0 1215
请教一个使用PCIE核的问题
2013-10-23 15:28 0 1621
[FPGA] xilinx fir核仿真 attach_img
2013-10-22 23:14 0 1576
[verilog] Verilog 2001相关
2013-10-18 16:44 0 1557
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

在线客服 返回版块 返回顶部