今日: 1|主题: 14199|帖子: 104285 收藏 (179)
[FPGA] 关于Vivado上IP核生成时总有一个dcp文件缺少的问题 attach_img
2020-4-22 15:33 5 6157
[verilog] 特权同学 Verilog边码边学 Lesson01 Vivado下载与安装
2020-4-22 09:11 0 503
[modelsim] 问下为什么看不到波形 新人帖 attachment
2020-4-21 21:33 6 695
串口功能都实现了,用modelsim仿真不出波形 attach_img
2020-4-21 16:29 2 1510
影响FPGA时序的进位链(Carry Chain), 你用对了么??
2020-4-21 15:11 0 300
[FPGA] **传奇-流水线设计之战 attachment
2020-4-19 16:31 1 352
时序约束理论篇 attachment
2020-4-19 16:30 1 405
[FPGA] 16个Altera的SOC例子(ARM部分) attachment
2020-4-18 15:57 0 421
[FPGA] **传奇-串口通信之战 attachment
2020-4-18 15:56 1 361
[FPGA] 详解FPGA的四大设计要点 attachment
2020-4-18 15:46 0 331
[FPGA] 关于FPGA培训
2020-4-17 13:56 15 1561
FPGA的技术介绍及fpga应用领域
2020-4-17 11:12 0 418
Notepad++编辑器——Verilog代码片段和语法检查 attachment
2020-4-16 22:37 2 844
[FPGA] **传奇-字符状态机之战.pdf attachment
2020-4-16 15:37 1 344
[FPGA] Z-turn Board Xilinx Zynq-7000/7020开发板XC7Z020 有要的吗 新人帖 attachment
2020-4-16 14:52 9 1492
[FPGA] 目前正在FPGA选型,国产FPGA是否有推荐?  ...2
2020-4-15 23:12 27 3584
[FPGA] **传奇-LCD1602之战 attachment
2020-4-15 16:12 1 364
Zynq的开发四种方式 attachment
2020-4-15 15:10 0 358
VERILOG怎么样实现顶层文件调用其他模块?
2020-4-15 10:41 9 23583
[FPGA] 租 xilinx 学习板途径
2020-4-14 19:33 2 710
[FPGA] FPGA开发全攻略——时序约束 attachment
2020-4-14 15:28 1 487
[FPGA] u attach_img  ...2
2020-4-14 14:39 25 1936
[FPGA] 浙大在线FPGA数字系统设计课程,租赁解决实验板问题
2020-4-13 18:32 0 658
[Quartus] 求助,刚入门学了一些不太会这个语言 新人帖 attach_img
2020-4-12 21:40 4 706
[FPGA] FPGA基于Verilog语言的有符号乘法运算及时钟工作频率的优化 attachment
2020-4-12 16:11 0 330
[FPGA] 01_静态时序分析基本原理和时序分析模型 attachment
2020-4-12 15:53 0 341
定时器和数码管.zip attachment
2020-4-12 15:34 2 400
[FPGA] **传奇-移位和位拼运算符之战 attachment
2020-4-11 16:55 1 407
[FPGA] **传奇-双口RAM之战 attachment
2020-4-10 16:22 1 459
XILLINX VIVADO快速上手-HDL流程-内含视频、工程和中文版 新人帖 attach_img
2020-4-10 08:43 3 575
[verilog] 求助!第一次写测试文件,请教大神哪里出问题了? 新人帖 attach_img
2020-4-9 17:16 6 683
[FPGA] **传奇-LCD1602之战 attachment
2020-4-9 16:15 0 280
[FPGA] VGA之战 attachment
2020-4-9 16:11 1 452
[已经解决]<EP4CE115>问题
2020-4-9 14:52 0 524
[FPGA] FPGA开发中全局复位置位(GSR) attachment
2020-4-9 14:47 0 506
[FPGA] 璞致ZYNQ7010/7020核心板、开发板、下载器、Ethercat从站样样...
2020-4-9 13:40 0 752
数字电路的模拟特性 attachment
2020-4-8 21:38 2 386
[FPGA] 想做一块xilinx SOC xc7z010或者xc7z020 CLG400的核心板 attach_img  ...2
2020-4-8 17:09 37 8388
[FPGA] **传奇-generate之战 attachment
2020-4-7 15:04 0 261
[FPGA] 衍生时钟和门控时钟 attachment
2020-4-7 15:03 1 399
下一页 »
快速发帖
还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则