今日: 0|主题: 14199|帖子: 104289 收藏 (179)
请教PC机通过以太网接收来自电路板fpga的数据(不好意思,重发了一次)
2020-3-14 18:39 13 4053
[FPGA] simulink生成的vhdl文件,在工程里面单独生TCL不能用modelsim仿真 新人帖 attach_img
2020-3-11 22:37 1 533
[FPGA] 下载bit文件的话,系统完全正常工作。但是,如果下载MCS... 新人帖
2020-3-10 17:46 2 713
[FPGA] XILINX K7系列FPGA无法自动加载程序 V7却可以
2020-3-10 16:49 2 1406
[FPGA] 高云FPGA GW2AR-18用起来了
2020-3-10 16:34 7 1600
FPGA加载时间的研究
2020-3-10 13:33 2 1501
[FPGA] 开发串口摄像头IMX178的FPGA+DDR3+USB3摄像头开发板 attach_img
2020-3-9 09:01 2 861
[FPGA] 使用MCU通过串行被动方式配置FPGA的疑问 新人帖
2020-3-7 17:39 0 474
[CPLD] 地址译码线的选取
2020-3-5 15:22 0 440
[FPGA] 【银杏科技ARM+FPGA双核心应用】CYCLONE4系列1——开发环境... attach_img
2020-3-4 11:10 1 520
[FPGA] 玩转Zynq连载51——[ex70] RGB2YUV、图像增强、YUV2RGB IP仿真实例 attach_img
2020-3-4 08:35 0 537
[VHDL] 手机指纹模组测试需求?
2020-3-3 16:20 0 546
[verilog] 求问大神有没有关于IEEE 802.16e的编码器代码 新人帖
2020-3-3 10:28 0 482
[FPGA] 玩转Zynq连载50——[ex69] FIR滤波器IP仿真实例 attach_img
2020-3-3 09:13 0 709
[FPGA] 玩转Zynq连载49——[ex68] MT9V034摄像头的图像FFT滤波处理 attach_img
2020-3-2 09:37 0 622
[FPGA] 【工程源码】数字信号处理学习——混频器 attach_img
2020-2-29 20:37 0 637
Atlys FPGA开发板评测(一)转发  ...2
2020-2-29 19:46 22 8655
大侠们,epcs16停产了,用什么器件可代替?3ks!!
2020-2-29 11:32 12 4509
[FPGA] 玩转Zynq连载48——[ex67] Vivado FFT和IFFT IP核应用实例 attach_img
2020-2-29 11:03 3 1303
[FPGA] 【工程源码】Quartus时序约束教程 attachment
2020-2-28 20:36 0 467
[FPGA] 【工程源码】Verilog语言例程《王金明:《Verilog HDL 程序设... attachment
2020-2-28 20:27 0 599
[FPGA] 【工程源码】已经安装器件库却报未安装——解决方案 attach_img
2020-2-28 19:54 0 544
[FPGA] 【工程源码】无法下载FPGA程序,无法start,找不到下载器 attach_img
2020-2-28 19:46 0 458
[FPGA] 【工程源码】NIOS II 自定义IP核的静态地址对齐和动态地址对齐
2020-2-27 19:22 0 697
[FPGA] 【工程源码】如何在设备驱动冲突导致蓝屏的情况下强制... attach_img
2020-2-27 19:09 0 426
[FPGA] 求SEED-XDSPP仿真器的驱动和软件 新人帖
2020-2-27 12:36 0 515
[FPGA] 玩转Zynq连载47——[ex66] MT9V034摄像头的图像直方图均衡处理 attach_img
2020-2-27 11:27 1 673
[FPGA] 【工程源码】Altera FPGA 开启引脚片上上拉电阻功能 attach_img
2020-2-26 21:07 0 516
[FPGA] 【工程源码】SOPC开发流程之NIOS II 处理器运行 UC/OS II attach_img
2020-2-26 20:53 0 854
[FPGA] 【工程源码】给NIOS II CPU增加看门狗定时器并使用 attach_img
2020-2-26 20:21 0 673
[FPGA] 【工程源码】使PLL内部时钟通过专用引脚输出 attach_img
2020-2-26 15:35 2 557
[FPGA] 【工程源码】确定FPGA的专用时钟输入脚与PLL对应关系 attach_img
2020-2-26 14:39 1 554
[FPGA] 玩转Zynq连载46——[ex65] MT9V034摄像头的图像拉普拉斯边缘提取 attach_img
2020-2-26 12:33 0 519
[FPGA] 【工程源码】NIOS II下基于中断的UART接收和发送设计示例代码 attach_img
2020-2-25 18:59 0 556
[FPGA] 【工程源码】NIOS II SOPC系统自定义IP常见知识点总结
2020-2-25 18:52 0 550
[FPGA] 【工程源码】 NIOS II 自定义IP核编写基本框架
2020-2-25 18:48 0 582
[FPGA] 【工程源码】 SoC FPGA JTAG电路设计 要点 attach_img
2020-2-25 18:43 0 437
【工程源码】 Altera DDR2控制器 attach_img
2020-2-25 18:35 0 610
[FPGA] 玩转Zynq连载45——[ex64] MT9V034摄像头的图像拉普拉斯锐化处理 attach_img
2020-2-25 09:40 0 493
[FPGA] 谁知道用FPGA怎么控制电机加减速? 新人帖
2020-2-24 22:52 1 790
下一页 »
快速发帖
还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则