今日: 2|主题: 14199|帖子: 104291 收藏 (179)
[VHDL] 玩转VHDL-022 差分Manchester编码 attach_img
2019-10-26 10:46 1 1196
免费送FPGA验证板了,真的是免费送。我就是这么任性 attach_img
2019-10-25 11:53 8 1220
一个system verilog的问题,求行家解决 attachment
2019-10-24 07:14 17 5034
[FPGA] 新西兰奥克兰大学计算机系正在招募2020年入学博士生(要求有FPGA经验)
2019-10-23 22:16 1 731
[Quartus] signaltap 新人帖
2019-10-23 14:22 0 450
[FPGA] quartus prime pro 17.0怎么没有rtl仿真 新人帖 attach_img
2019-10-22 21:39 3 2593
[FPGA] modelsim门级仿真 新人帖
2019-10-22 12:13 2 1059
[FPGA] 关于LVDS的问题
2019-10-22 11:40 2 659
[FPGA] 请教目前可以进行开发的8K CMOS有那些? 新人帖
2019-10-22 11:06 0 536
[FPGA] 高性能linux\windwos PCIE驱动开发 新人帖 attach_img
2019-10-21 22:34 4 963
[FPGA] 求大神指导芯片烧铝条
2019-10-21 10:09 0 456
[FPGA] 菜鸟入门 移位计算问题求指导
2019-10-20 21:16 1 486
[FPGA] 遇到FPGA循环读取SRAM的恼人问题
2019-10-20 20:53 2 566
[FPGA] altera的 USB BLASTER II 和 USB BLASTER 比较 attach_img
2019-10-20 09:23 2 1552
[CPLD] 请教各位,CPLD,CCD,SRAM,STM32三者该如何连接呢
2019-10-19 08:36 6 2769
[FPGA] Verilog HDL的基本语法 attachment
2019-10-18 15:31 2 713
[FPGA] FPGA应用开发入门与典型实例 .pdf
2019-10-18 11:23 6 2397
[FPGA] 上传一堆FPGA资源 attachment
2019-10-17 11:08 3 1336
[请教]Spartan-3AN中的DNA功能使用 attach_img
2019-10-16 15:13 13 3894
[FPGA] JESD204B接口的调试 attach_img
2019-10-14 13:58 3 1290
[FPGA] 有人搞zynq吗?一起学习
2019-10-13 20:28 12 2098
[FPGA] 电饭锅课 新人帖
2019-10-12 21:24 1 689
xilinx rapidio ip核如何仿真 attach_img  ...23
2019-10-12 10:20 46 14093
Zynq 7Z20的PS和PL可以共同相同电源吗?
2019-10-11 12:07 3 878
[FPGA] ALTEA MAX10 36-WLCSP 的PCB封装哪位有?
2019-10-10 16:12 0 731
[FPGA] 我的人生,2019年要重点弄的事情、结合FPGA与ARM的视觉SLAM... attachment
2019-10-10 11:39 9 3721
[FPGA] 哪位高人可以出山。 新人帖
2019-10-10 11:32 17 1906
Xilinx RapidIO ip核端口不能初始化
2019-10-10 11:22 17 5925
[FPGA] 有国产的兼容XILINX的FPGA吗?
2019-10-9 19:06 8 1549
Verilog HDL 学习笔记 digest  ...2
2019-10-9 11:35 37 18610
[Quartus] 基于Xilinx FPGA的智能交通灯模糊控制的设计和实现
2019-10-9 09:54 4 2257
[FPGA] 引荐:国产自主设计芯片AD和DA 目前最高6位32G芯片 attachment
2019-10-8 18:14 7 3032
[VHDL] VHDL语言中字符串不定态位如何表示
2019-10-8 11:37 0 664
Synplify pro综合教程 attachment agree  ...2
2019-10-8 09:43 20 4483
[FPGA] PAL视频处理
2019-10-6 17:51 3 1108
[matlab] GSM教你使用ISE将未使用的管脚变成高阻态( 完成) attachment digest agree  ...23456
2019-10-6 17:48 110 29099
时钟延迟处理疑问 attach_img
2019-10-3 23:33 4 685
[FPGA] 有做过立体视觉跟踪红外标志点的设计的朋友吗
2019-9-29 22:11 1 517
[FPGA] 求助,为什么我的信号必须写成output仿真才能看见波形 新人帖
2019-9-28 20:06 3 704
[Quartus] 这个Quartus ii怎么**? attachment
2019-9-27 16:57 11 4190
下一页 »
快速发帖
还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则