问答-
wyjie 回答了该问题
-
天意无罪 回答了该问题
-
Alandalin 回答了该问题
-
yinxiangh 回答了该问题
-
午夜粪车 回答了该问题
-
wenfen 回答了该问题
-
gongche 回答了该问题
-
wiba 回答了该问题
-
tototm 回答了该问题
-
songqian17 回答了该问题
-
tail066 回答了该问题
-
LcwSwust 回答了该问题
-
muyidou 回答了该问题
-
里面有晴雨 回答了该问题
-
Modelsim仿真FIR IP核遇到问题 sos
在自己的设计中调用Quartusii生成的firIP核，我的设计是verilg，fir的顶层是verilog，功能实现全是vhdl。然后在modelsim中进行仿真，仿真时提示错误Instantiationof'fir_top_0002'failed.quartus版本是13.0modelsim版本是modelsim_altera10.1d百度也查不到。。求助高手。。
1158浏览 0回复 24关注
没有更多了
