123下一页
返回列表 发新帖我要提问本帖赏金: 9.00元(功能说明)

[STM32F1] 求教大家stm32的晶振应该怎样铺地?

[复制链接]
12463|49
 楼主| 它山之石 发表于 2016-3-15 22:48 | 显示全部楼层 |阅读模式
是直接糊在一起,全板子铺地,如下图
123.jpg
(图1)
还是单独铺地,然后通过一条细线连接在大地。哪种比较好呢?我是按照图1直接全铺在一起了,但是领导说这样不好,不能直接糊在一起。。。我看领导之前画的板子大都是按照图2的方式画的,为什么要单独铺地,然后通过细线连接呢。。请大家指教。大家是怎么做的?stm32有推荐的方式没?
晶振地.jpg
(图2)

打赏榜单

xyz549040622 打赏了 3.00 元 2016-03-17
理由:不错

评分

参与人数 1威望 +10 收起 理由
xyz549040622 + 10 神马都是浮云

查看全部评分

xyz549040622 发表于 2016-3-15 23:15 | 显示全部楼层
这个真是个问题,我一般也按照1来做的,不过没仔细研究ST官方的布局,楼主你可以看看,然后分享下经验。
bobde163 发表于 2016-3-15 23:29 | 显示全部楼层
进来学习一下吧
碧云天书 发表于 2016-3-16 00:32 | 显示全部楼层
我都是照1做的,同时外壳边缘也预留焊盘,将外壳接地。搞了好几块板,晶振频率从8M到24M,都没问题。大面积铺地可以减小接地阻抗。
12telent34 发表于 2016-3-16 08:57 | 显示全部楼层
1.PNG
2.PNG
英飞凌的方案,应该可以参考参考

打赏榜单

xyz549040622 打赏了 3.00 元 2016-03-17
理由:不错

pkuzhx 发表于 2016-3-16 08:58 | 显示全部楼层
我是直接按照1做的,一般使用环境下没有出过问题。ST官方关于晶振如何做PCB是有一个文档的,觉得比较麻烦就没照它的那么做。
AN2867 Oscillator disign guide.pdf (2.86 MB, 下载次数: 370)



评分

参与人数 1威望 +10 收起 理由
xyz549040622 + 10 赞一个!

查看全部评分

xxxlzjxxx 发表于 2016-3-16 09:05 | 显示全部楼层
E-Kaia 发表于 2016-3-16 10:04 | 显示全部楼层
原来晶振的地也是这么有学问啊,我一般都是按照1做的铺地
airwill 发表于 2016-3-16 10:44 | 显示全部楼层
在我看来, 其实没有那么多花哨的内容好说. 两种铺地起到的作用没有啥区别.

关于晶振电路的设计中, 铺地的影响, 可以分成2个方面讨论.
1. 电磁辐射: 通常晶振的频率相对比较高, 有一定的能量辐射能力, 要想不改变晶振频率匹配电容和电压振幅的条件下, 减小辐射, 那还有一个办法就是让两条线包围的面积就可能小. 特别是晶振和匹配电容的回路, 因为这个回路里的振荡电流比较大, 会有更大的辐射能力;
2. 振荡稳定性: 既然振荡电路会对外辐射能量, 那么晶振回路里的铺地和板反面的铺地就会吸收到这个能量(并通过涡流方式损耗掉) 这个吸收的好处是可以降低对外能量辐射, 但这些损耗也将降低晶振振荡电路的 Q值, 对晶振工作的稳定性有一些影响.
所以, 直接铺地和 铺铜后单点接地对电路没有啥区别, 铺地跟不铺地之间的区别倒是有点大.

打赏榜单

xyz549040622 打赏了 3.00 元 2016-03-17
理由:不错!

lfc315 发表于 2016-3-16 11:47 | 显示全部楼层
分割可以理解,但你领导画的那个,晶振的GND也绕太远了吧?离CPU十万八千里了
user12have 发表于 2016-3-16 14:02 | 显示全部楼层
yly1023 发表于 2016-3-16 14:13 | 显示全部楼层
runningwzf 发表于 2016-3-16 14:37 | 显示全部楼层
100M以后,两种方案都可以,只是第一种画法比较坑爹,特别是调试样板的时候,敷铜成那个鸟样的电路板简直就是让你郁闷到想抽死Layout工程师。

从图上可以看PCB规则应该只是使用了默认的,没有根据需要调整;从C7、C8、R67的线路上看,这两个板子都是不及格的,更别说可制造性,可定义为垃圾级
runningwzf 发表于 2016-3-16 14:38 | 显示全部楼层
碧云天书 发表于 2016-3-16 00:32
我都是照1做的,同时外壳边缘也预留焊盘,将外壳接地。搞了好几块板,晶振频率从8M到24M,都没问题。大面积 ...

你要焊接外壳的话,最佳的办法是把晶振下面的阻焊层去掉
ElectronF0 发表于 2016-3-16 16:37 | 显示全部楼层
高速电路是有区别的
osli524 发表于 2016-3-16 16:56 | 显示全部楼层
高频与低频晶振LAYOUT影响就大了。32768HZ如果像第一种晶振地不做隔离,接地不好,有时候不会起震
 楼主| 它山之石 发表于 2016-3-16 22:02 | 显示全部楼层
xyz549040622 发表于 2016-3-15 23:15
这个真是个问题,我一般也按照1来做的,不过没仔细研究ST官方的布局,楼主你可以看看,然后分享下经验。 ...

那个领导说 直接铺一起有可能不起震。。由于分布电容还是寄生电容来着。。。
 楼主| 它山之石 发表于 2016-3-16 22:02 | 显示全部楼层
碧云天书 发表于 2016-3-16 00:32
我都是照1做的,同时外壳边缘也预留焊盘,将外壳接地。搞了好几块板,晶振频率从8M到24M,都没问题。大面积 ...

恩 谢谢
ayl439 发表于 2016-3-16 22:06 | 显示全部楼层
同上32.768晶振要参考5楼
 楼主| 它山之石 发表于 2016-3-16 22:11 | 显示全部楼层
lfc315 发表于 2016-3-16 11:47
分割可以理解,但你领导画的那个,晶振的GND也绕太远了吧?离CPU十万八千里了 ...

。。。。实际上是这样的 22.jpg
晶振左边连接到的是电源的输出地。CPU在晶振右侧。板子是两层的。只有晶振这块单独铺了,然后通过一条细线连接到 整体的铺地。。。您有什么建议么?

评论

说句不好听的话,这块板子的GND处理,只是入门水平;不过水平比我高,我是还没入门,哈。。。  发表于 2016-3-17 10:18
您需要登录后才可以回帖 登录 | 注册

本版积分规则

个人签名:<img src="static/image/smiley/comcom/3.gif" class="vm">

95

主题

547

帖子

4

粉丝
快速回复 在线客服 返回列表 返回顶部