PhotoDiode运放不理解的地方

只看该作者 · 2021-3-7 19:24

本帖最后由〽️〽️〽️ 于 2021-10-14 16:20 编辑

如图，原来这个产品DAC(12位)控制一个LED 发光强度 ,然后一个PD经过运放后 ADC(12位)到CPU采样的产品

产品原先是母公司老外设计的，非常稳定。但他们CPU用的silicon的EFM32G210xxx
我们现在按提供的电路和PCB文件，自己设计增加一些辅助功能，重新设计板；重新编写代码
但因为不熟悉EFM32处理器，CPU改成了GD32F150G8。

现在发现问题是：

原来国外这个产品上他们C1 1pf(±0.25pf)的非常稳定，改其他值后就不稳定。

C1  1pf(±0.25pf) 我们换了CPU GD32得用33pf(±0.25pf) 左右才能稳定采样，太小比如低于20pf(±0.25pf)，太大比如150pf(±5%)都不能采集稳定。
另外试着改R4, C5的值， C5改成100nF  均发现不无太大作用，只有改C1才能稳定，但采样稳定后随之又产生了
采样闭环电路的其他未知错误问题。

备注：用的GD32F150 每次采样间隔是5us采样，连续采集600次，然后等待2ms后继续下一轮
ADC采样是 7.5个周期采样，APB2时钟等于系统时钟72MHz，
ADCCLK=72/6=12MHz，(07.5cycle+12.5cycle)/12MHz=1.60us,实测3.2us，多1.6us，  3.2us<5us 满足采样间隔  (示波器测，原因未知)

请模拟大师们指导下，如何调这个PD采样的运放及参数，以及采样代码的周期？
这个电路不太懂，怎么去调节，打了几次板不一样尺寸布局的，对采样也是影响非常大，感觉是阻抗匹配问题吗？

只看该作者 · 2021-3-8 08:37

king5555 发表于 2021-3-7 21:23
C1配合光二极管的结电容Cd，C1应等于或大于Cd。避开损失T约=R1*(C1+Copa)，光二极管的接收频率应小于1/T。C ...

king5555 谢谢您！

这个Cd 我看参数25pf~40pfMax 所以我用33pf的时候是稳定的
但原来的产品的确用的1pF ,器件也都同一批料的，这样1pF设计的目的是？

只看该作者 · 2021-3-8 08:41

大师们，这个电路本身有什么不合理的地方需要改进吗？

只看该作者 · 2021-3-8 09:15

这个要特别注意PCB布线，包括PCB板材质都可以考虑了

只看该作者 · 2021-3-8 09:26

本帖最后由〽️〽️〽️ 于 2021-3-8 09:28 编辑

tommy79 发表于 2021-3-8 09:15
这个要特别注意PCB布线，包括PCB板材质都可以考虑了

是的，几次打板布局不一样，差距很大
请问有什么特别注意PCB走线经验的地方吗？比如PD的 2脚是不是要用GND 还是其他电源围圈走线？

1万 · 2021-3-8 09:50

本帖最后由叶春勇于 2021-3-8 09:54 编辑

〽️〽️〽️ 发表于 2021-3-8 09:26
是的，几次打板布局不一样，差距很大
请问有什么特别注意PCB走线经验的地方吗？比如PD的 2脚是不是要 ...

跨阻放大器后面加跟随器，可以解决吗？如果是阻抗匹配的问题：
1、运放输出加下拉电阻
2、C5并电阻
3、运放后面加跟随器

1万 · 2021-3-8 09:57

从软件方面，每5us采样一次采样600次，然后2ms继续。
是600次平均得到一个值吗？

只看该作者 · 2021-3-8 10:07

这种电路有时候布线和生产工艺是关键

只看该作者 · 2021-3-8 10:14

叶春勇发表于 2021-3-8 09:57
从软件方面，每5us采样一次采样600次，然后2ms继续。
是600次平均得到一个值吗？ ...

您好，这个5us间隔采集了600次后
这600次数据，会将数据分段进行归一化，累加平滑求和，还要自然对数计算。
最终求得一个led发光后衰减时间的τ值

只看该作者 · 2021-3-8 10:15

叶春勇发表于 2021-3-8 09:50
跨阻放大器后面加跟随器，可以解决吗？如果是阻抗匹配的问题：
1、运放输出加下拉电阻
2、C5并电阻

我来焊接试试，有进展来会报

1万 · 2021-3-8 10:45

〽️〽️〽️ 发表于 2021-3-8 10:15
我来焊接试试，有进展来会报

正好你的运放，lt-spice有模型
我搭了下，的确采集会对系统有影响。你说的是客观存在的。

这是仿真图：

只看该作者 · 2021-3-8 10:56

叶春勇发表于 2021-3-8 10:45
正好你的运放，lt-spice有模型
我搭了下，的确采集会对系统有影响。你说的是客观存在的。

感谢！搭建电路模拟
应该是我没说清楚过程。
我的DAC 控制LED亮度持续发送10ms，然后立刻关闭LED，LED打到某物理材料后，等待LED关了
这时候LED的余晖光会衰减返回到PD上，然后我开始采集。

采集是这样的：每隔5us 采集一次，然后采集600次一共，接着等20ms后，再次采集背景噪声ADC。
再等待2ms后，就下一轮每隔5us采集
然后利用这些几百个数据去处理一个衰减时间，需要稳定到如 3000.12. 需要稳定到小数点位置才能稳定。

所以并非600个脉冲

只看该作者 · 2021-3-8 11:00

本帖最后由〽️〽️〽️ 于 2021-10-14 16:20 编辑

这个是产品的模型理论图

1万 · 2021-3-8 11:03

〽️〽️〽️ 发表于 2021-3-8 10:56
感谢！搭建电路模拟
应该是我没说清楚过程。
我的DAC 控制LED亮度持续发送10ms，然后立刻关闭LED，LED打 ...

600个脉冲，是单片机内部的采样开关打开时采样的情况，你5us采集一次，采集600次。模拟的是你的采样过程。

只看该作者 · 2021-3-8 11:08

本帖最后由〽️〽️〽️ 于 2021-4-1 14:30 编辑

每段采集运算得到时间，

只看该作者 · 2021-3-8 11:09

要得到这个小数点位稳定，不光硬件需要调到最佳，软件也是，真是不容易啊

只看该作者 · 2021-3-8 11:27

本帖最后由〽️〽️〽️ 于 2021-3-8 20:35 编辑

L1 L2是磁珠，非电感 VEE的LC我也未知这样什么用处，L试着用0欧姆，C试着去掉。
但都无任何改进及影响另外请教下，

GD32F150 这颗CPU有VDD VDDA 但地只有一个VSS 也就是它底部大焊盘。所有VDD和VDDA接在一起了。
开始以为这个问题。我VDD和VDDA连接一起导致的

于是又打了一次板， VDD和VDDA 用磁珠单连（用0欧姆也试过）。
但都无改善然后

又一次打板，模拟运放部分的AGND 和系统的GND 用一个磁珠单点连接，也无改善

推一个本站关于GND磁珠的讨论连接，https://bbs.21ic.com/icview-622772-1-1.html

1万 · 2021-3-8 12:30

〽️〽️〽️ 发表于 2021-3-8 11:00
这个是产品的模型理论图

你是采集余辉的时间吗？

只看该作者 · 2021-3-8 12:44

本帖最后由〽️〽️〽️ 于 2021-3-8 12:51 编辑

叶春勇发表于 2021-3-8 12:30
你是采集余辉的时间吗？

是的，叶总，没错。
是关闭LED激发脉冲（如上图，持续激发10ms样子）后，采集整个过程大约30ms，前面6ms 分6段，每段100个数据，间隔5us采集，实际就是这600个连续5us间隔采样，

这6ms的指数衰减，是计算衰减时间的关键。

为什么分段概念，是因为数据要做每段平均，还有ln e为底的指数计算分段计算了再计算清楚些而已
在衰减持续20ms后，实际还要采集100次噪声，那时候ADC 值可能40~50. 这个噪声现在是每次前面采集的600个数据都要减去噪声平均值。

另外还有一点非常关键的，就是每次关闭LED后，等待20us固定的去读第一个点ADC是3000的值，
假如太大就DAC降低下次LED电流，假如太小就，DAC去控制LED下次变大，始终让这个20us以后的第一次采集在3000值，±1% 容差。

这样我的系统才能满足各种光学材质的长度特性，因为材料线长度非常长，必定3000不满足，比如读到2100，,那要下一次加大dac输出led亮度，反之也是

只看该作者 · 2021-3-8 13:18

大家来讨论，指导下

PhotoDiode运放不理解的地方

相关下载

奔腾之江水

十世金身

技术奇才奖章

精英会员奖章

精华达人奖章