【银杏科技ARM+FPGA双核心应用】GD32F4系列三十三—FSMC_DMA实验

发表于 2024-2-24 11:18

回复看看

发表于 2024-4-29 13:42

谢谢分享

发表于 2024-6-27 11:31

{:smile:

发表于 2024-7-21 15:55

谢谢，正需要看EXMC+DMA的demo

发表于 2024-7-31 23:21

GD32 通过 FSMC 总线对 RAM 存储块进行读写操作

发表于 2024-8-1 13:57

这不是用地址访问的吗？

发表于 2024-8-4 14:58

初始化FSMC：确保正确初始化FSMC，包括时序配置和银行配置。
初始化DMA：正确配置DMA控制器，包括设置传输方向、触发源、传输模式等。
数据传输：编写代码来触发DMA传输，并确保数据正确传输。

发表于 2024-8-4 15:20

在 DMA 传输过程中，可能会出现错误情况，如传输中断、数据错误等。添加适当的错误检查和处理机制，以保证数据的完整性和正确性。

发表于 2024-8-4 16:11

配置FSMC的寻址模式，根据实验需求选择合适的寻址方式。

发表于 2024-8-5 09:56

了解 FSMC（可变静态存储控制器）的工作方式，以及如何设置相关寄存器来实现与 FPGA 中存储块的通信。同时，掌握 DMA（直接存储器存取）的配置和操作，以高效地进行数据传输。

发表于 2024-8-5 11:26

DMA配置与FSMC模块的实际情况相匹配，包括传输模式、缓冲区大小等。

发表于 2024-8-5 13:20

在FPGA内部要正确地例化和配置RAM存储块，以便GD32通过FSMC总线进行读写操作。

发表于 2024-8-5 14:59

GD32F4微控制器与FPGA之间的连接正确，特别是FSMC（Flexible Static Memory Controller）和DMA（Direct Memory Access）相关的引脚连接。
检查外部存储器（如SRAM、ROM等）的连接和配置是否正确。

发表于 2024-8-5 16:53

GD32向FPGA内部的RAM中写入0到511的数据，然后再读取出来进行验证以确保数据的完整性和准确性。

发表于 2024-8-5 18:45

根据实际需求，对FSMC和DMA的操作进行性能优化，如调整传输速率、优化数据缓冲等。

发表于 2024-8-5 20:33

实现必要的错误检测和处理机制，如传输错误、地址错误等，确保系统的稳定性和可靠性。
提供适当的异常处理和故障恢复机制，以便在发生错误时能够及时进行修复。

发表于 2024-8-5 22:20

数据传输的正确性和完整性，特别是在FSMC和DMA联合使用的情况下，需要注意数据传输的同步问题。
进行必要的数据校验，如奇偶校验、CRC校验等，确保数据传输的可靠性。

发表于 2024-8-6 10:11

正确配置FSMC和DMA、确保FPGA内部RAM配置正确以及充分利用开发环境和工具。

发表于 2024-8-6 11:45

关注FSMC和DMA操作的时序关系，确保在数据传输过程中不会出现时序冲突。
使用适当的同步机制，如握手信号、状态标志等，确保FSMC和DMA操作的同步。

发表于 2024-8-6 13:21

选择合适的DMA通道和请求源，确保DMA传输能够正确触发。
配置DMA传输的参数，如传输方向、传输数量、传输宽度等。
设置正确的中断和服务例程，以便在DMA传输完成后进行相应的处理。