硬件工程师画板出错概率有多少，出错要自己出打板费

1万 · 2013-12-11 12:33

最近都是在某宝上做样板，双面板做个几片才一百多块钱，速度也快，两三天就能收到货，测试行了再交给正规厂家打样生产，以前在厂家做很多时候要半个月才回来，打样费用也高，不过质量有保证

只看该作者 · 2013-12-11 12:51

出错有时候是难免的，谁能保证一直没问题啊！！公司为这点事要发你工资，这种公司也没法呆了！！

只看该作者 · 2013-12-11 13:02

本帖最后由 micropower 于 2013-12-11 13:04 编辑

chenzhing 发表于 2013-12-11 11:56
一般都会有一两次的打样啊，结构的组装和功能确认完好，还会有个小批量试产，才能完全的发现问题。 ...

引脚错误这东西本来就应该是原件封装归档存库时候通过多人联合评审就能看出问题来的，参与评审人应负主要责任；
如果没有严格的元件库评审，那么在对原理图/PCB评审时就能检查出来，参与评审人应负主要责任；
如果你们公司的流程里没有评审，那么至少要有一个非原设计者来审核图，审核者应负主要责任；
如果那个审核者随便瞄一眼而没认真看的话，至少在测试中必须能看出来，因为测试用例应该尽可能多地覆盖硬件上所有可能出现的问题，测试工程师应负主要责任
如果测试都还看不出来，那么……我建议你还是准备跳槽吧。

防止出错应该是从管理制度管理流程上体现出来的，而不是但靠罚款就让设计者自己堵死隐患的。

当年723动车撞车事件中，主要原因就是因为设备的开发者忘了给主控加入某个功能，而导致另一个设备被雷击坏后，主控依旧认为它是正常的，从而导致撞车事件的发生。但事故的最大责任人却不是那个开发者，而是他们上级管理者。那是因为这个他们没设计好一个正规的管理流程管理制度，一个好的流程是可以避免设计者这个疏忽的。
简单的说，就是“评审”，多方的评审。每画完一个原理图，需要整个项目组对其评审，大家对其存在的问题提出意见要求设计者整改（或者设计者去说服异议者不整改）。当所有人认为修改无异议后签字。签字后表面大家认可你的原理图。如果以后出来除什么问题，不管是内部警告、通报批评、扣奖金、罚款还是蹲监狱，签字者都要陪着设计者共同承担。而后面还有PCB图评审，测试用例评审、测试报告评审、验收评审……
曾看过西门子的项目研发管理流程，那可是设计者想故意出错都难。

只看该作者 · 2013-12-11 13:35

楼上说的在理，标记标记

只看该作者 · 2013-12-11 14:08

chenzhing 发表于 2013-12-11 11:02
我很郁闷的是，打样板偶尔出点小错误，这不很正常吗？

没办法的，是人就得犯错

2万 · 2013-12-11 14:17

本帖最后由 tyw 于 2013-12-11 14:18 编辑

换位思考一下,相同的错误犯第二次,再考虑适当地让当事人长点记性,哈哈,第一次就免了.
作为一名电工,不要指望别人帮你守搞尔门,你就是前锋,你就是后卫,要时时记得产品是做给你的mm用的,哈哈,你得打起十二万分精神,小心从事.倘若是你的丈母娘用的遥控器,让你炸了手,你的mm这辈子就只好梦里见了拉.