时钟电平请教

发表于 2012-5-2 14:10

现在用xilinx的150T，148.5MHZ的外部时钟幅度只有600mV，不知是否能驱动得了FPGA的时钟管脚呢？多谢了！

发表于 2012-5-2 15:04

查看目标芯片datasheet上面关于你所用电气特性所能接受的最小电平值和最大电平值。
光说幅度600mv，没有太大意思
1，直流分量有多少？
2，最大最小值是多少？
3，斜率方面呢？

登录 · 发表于 2012-5-2 20:13

本帖最后由 mylive 于 2012-5-2 20:16 编辑

时钟芯片出来的波形如下：

2# Backkom80

发表于 2012-5-2 22:11

贝壳说的对，你对照下目标芯片的datasheet嘛，看看时钟芯片出来的波形是否满足手册上的要求。

发表于 2012-5-2 23:10

对照下目标芯片的datasheet

发表于 2012-5-3 00:00

就是不懂，找了还没找到。
4# 可木

发表于 2012-5-3 10:38

应该没有问题，fpga 的引脚判别电压也不高，ttl电平很容易识别的！

发表于 2012-5-3 12:28

呵呵

发表于 2012-5-3 12:28

为啥不能是lvcoms的呢？:lol

发表于 2012-5-3 12:42

发表于 2012-5-3 23:20

上面那个波形是不对的。这个示波器的带宽只有60MHZ，我改用了一个高级点示波器，峰峰值为2.7V，能满足要求了

发表于 2012-5-4 23:46

:lol