21ic电子技术开发论坛 › PLL › 相关帖子
PLL 标签:

PLL

最新发表 / 热门讨论

 版块 作者 回复/查看 最后发表
[BSP] 新唐codec配置分频 nau8814yg
BSP ，code ，新唐 ，PLL ，kHz ，PCM
新唐MCU laocuo1142 2021-7-6 0 1280 laocuo1142 2021-7-6 15:51
stm32f407 hal库如何启用HS
stm32f407 ，PLL ，rc ，os ，structure ，ni
ST MCU zwll 2021-7-4 8 628 zwll 2021-7-4 13:07
AC781X的时钟配置 attach_img
时钟配置 ，AC ，PLL ，ck ，se ，Gen
AutoChips MCU wangjj19950516 2021-7-2 2 6222 wangjj19950516 2021-7-6 09:03
使用NUC120RD2DN，無法將CPUCLK從外部24MHZ XTAL經PLL倍頻為48MHZ attach_img
nuc120 ，CPU ，hz ，PLL ，LLC ，rc
新唐MCU cr315 2021-6-25 3 3221 内政奇才 2021-9-13 16:49
STM32配置单片机系统时钟（转）
系统时钟 ，STM32 ，单片机系统 ，rc ，PLL ，se
ST MCU xiyaoko2365 2021-6-23 0 1094 xiyaoko2365 2021-6-23 22:57
GD32F403_Firmware_Library_V2.1.1 时钟初始化是不是有问题？
firmware ，library ，GD32F403 ，时钟 ，rc ，PLL
GigaDevice GD32 MCU TRUE_ARM 2021-6-22 7 3689 雨水 2021-7-1 11:41
时钟频率配置
时钟频率 ，PLL ，CONFIG ，mac ，AC ，os
Microchip 王不留行丶xy 2021-6-19 0 1775 王不留行丶xy 2021-6-19 21:03
初次使用HC32F460,问问内部HRC时钟使用问题 attach_img
时钟 ，rc ，hc32f460 ，PLL ，TE
小华半导体 yxl12345678 2021-6-6 12 5582 lvuu 2024-4-30 16:27
初次使用HC32F460,问问内部HRC时钟使用问题 attach_img
时钟 ，rc ，hc32f460 ，PLL ，晶振 ，倍频
电子技术交流论坛 yxl12345678 2021-6-6 5 3024 Luckk0517 2024-4-16 10:50
使用锁相环(PLL)IP核
PLL ，锁相环 ，ip核 ，信号 ，时钟 ，时钟信号
EDA 技术 gaochy1126 2021-5-29 3 4595 gaochy1126 2021-5-29 07:43
ALTLVDS_TX核外部pll模式调试
LVDS ，PLL ，调试 ，时钟 ，TE ，ck
EDA 技术 gaochy1126 2021-5-29 24 5350 gaochy1126 2021-5-30 22:33
HC32F136K8 无法连接到芯片
求助：HC32F136K8 ，离奇变砖 ，芯片 ，HC ，PLL
小华半导体 jyrpxj 2021-5-14 3 822 huquanz711 2021-5-17 07:13
关于华大HC32F460的时钟配置问题 attach_img
时钟配置 ，hc32f460 ，tc ，stc ，PLL
小华半导体 Essex 2021-5-13 9 6176 TT1000 2021-5-17 14:11
第一次接触华大的片子，进入深度睡眠还有26ua，求大佬指点
时钟 ，低功耗 ，rc ，PLL ，时钟配置 ，代码
小华半导体 18162813795 2021-5-13 8 1878 liaotian001 2022-6-15 09:26
PLL时钟最大配制到24M，高于24M在PA01脚看不到波形了，请问下哪里写的不对呢？
时钟 ，PLL ，tc ，LLC ，stc
小华半导体 州滁387 2021-5-11 11 1187 g36xcv 2023-10-28 01:21
关于新唐m0 pllcon的设置
新唐 ，LLC ，PLL ，While ，status
新唐MCU jcky001 2021-5-8 3 529 jasontu 2021-5-11 13:15
同样是做设计，他们的差别，不仅仅体现在技术水平上！
PLL ，SCALE ，se ，hz ，TE ，ck
小华半导体 nongfuxu 2021-5-6 15 2404 忘了停止 2021-5-27 21:20
FPGA实现IP核之PLL实验 attach_img
ip核 ，PLL ，FPGA实现 ，AC ，时钟 ，信号
EDA 技术 gaochy1126 2021-4-30 0 2480 gaochy1126 2021-4-30 20:22
Cyclone_IV_器件中的时钟网络与PLL attachment
cyclone ，PLL ，器件 ，时钟 ，网络 ，AC
EDA 技术 gaochy1126 2021-4-30 0 2320 gaochy1126 2021-4-30 16:48
请教hc32f460系统时钟怎样配置？ attach_img
系统时钟 ，hc32f460 ，PLL ，rc ，se ，TE
小华半导体 nongfuxu 2021-4-25 7 1484 xisolu 2023-1-16 14:04
12345678910... 53下一页