标签: | Verilog HDL和VHDL的比较 | EDA 技术 | awey 2008-1-18 | 5 3810 | windymeng 2008-1-23 18:02 |
|---|---|---|---|---|
| verilogHDL菜鸟的初问 | EDA 技术 | 52mcu 2008-1-14 | 2 2414 | xjg121 2008-1-25 22:25 |
| veriloghdl里 位数不同的两个变量怎么赋值 啊 | EDA 技术 | _horse 2007-9-19 | 2 4508 | _horse 2007-9-19 21:24 |
| 读不懂 veriloghdl,郁闷 | EDA 技术 | hawktca 2007-4-26 | 0 2395 | hawktca 2007-4-26 15:46 |
| 一个比较奇怪的问题,关于下载 | EDA 技术 | shouzhou 2007-11-10 | 4 2139 | vongy 2007-11-12 19:17 |
| 读不懂 veriloghdl,郁闷 | EDA 技术 | hawktca 2007-4-26 | 0 2318 | hawktca 2007-4-26 15:46 |