21ic电子技术开发论坛 › verilo › 相关帖子
verilo 标签:

verilo

最新发表 / 热门讨论

 版块 作者 回复/查看 最后发表
verilog菜鸟问题 attach_img
verilog ，verilo ，AC ，数据类型
FPGA论坛 xajun 2012-2-27 2 2037 lining21 2012-2-29 23:08
如何用verilog实现时钟的相位延迟？
verilog ，时钟 ，相位 ，verilo
FPGA论坛 技术达人 2014-2-24 2 4814 GoldSunMonkey 2014-3-6 00:08
我在以前的代码基础上，又加入部分的代码，逻辑单元使用量竟然减少了，求告知
代码 ，altera ，verilo ，芯片 ，verilog
FPGA论坛 郭一 2016-8-13 2 927 wx85105157 2016-8-22 09:25
veriloghdl里 位数不同的两个变量怎么赋值 啊
HDL ，verilog ，VerilogHDL ，verilo ，hd
EDA 技术 _horse 2007-9-19 2 4374 _horse 2007-9-19 21:24
全国高校FPGA教学师资培训班
FPGA ，嵌入式 ，verilog ，verilo ，嵌入式系统
供需广告 unbj 2010-12-6 2 2532 fpgaw 2011-1-13 12:02
关于I2C的问题
I2c ，core ，verilog ，软核 ，verilo
ZLG talent2008 2008-3-24 2 1843 talent2008 2008-3-25 15:17
verilog 可综合问题
verilog ，verilo ，FPGA ，PGA ，小程序
FPGA论坛 magic_yuan 2011-10-5 2 2043 magic_yuan 2011-10-8 14:23
verilog 的IEEE标准 1364-2001 attachment
IEEE ，verilog ，verilo ，ieee标准
FPGA论坛 viatuzi 2012-3-24 2 2462 GoldSunMonkey 2012-9-7 17:56
3*3窗口生成模块，用于生成滤波的滑动窗口，得到窗口内的所有元素数据
滤波 ，滑动窗口 ，verilog ，代码 ，verilo
FPGA论坛 魔人布欧 2016-8-24 2 1176 魔人布欧 2016-8-25 20:00
verilog乘法、除法器
verilog ，除法器 ，verilo ，乘法器
FPGA论坛 caiwenwen355 2011-5-17 2 3114 shuiyangyang 2011-5-19 23:12
verilog--虚拟器件和虚拟接口模型 attachment
verilog ，器件 ，接口 ，模型 ，verilo
ZLG plato_yu 2011-12-5 2 2439 xlhtracy 2011-12-20 12:51
请问 Verilog 2个**代表什么?
verilog ，verilo ，ADDR ，DDR ，AD
FPGA论坛 nono2000 2012-9-21 2 3469 GoldSunMonkey 2012-11-10 22:05
verilog问题
verilog ，verilo
FPGA论坛 jlgcumt 2012-11-14 2 1397 jlgcumt 2012-11-14 20:07
Verilog大量例程 attachment
verilog ，verilo ，AC
FPGA论坛 dameihuaxia 2020-8-8 2 668 AKOO 2020-8-25 11:21
Quartus 都不支持那些Verilog语法啊？有没有人统计过？
Quartus ，UART ，verilog ，verilo
EDA 技术 youcanh 2007-11-23 2 2507 jzt369 2007-11-25 08:53
如何用异步fifo实现跨时钟的数据转换
时钟 ，异步FIFO ，数据转换 ，verilog ，verilo
FPGA论坛 chenqinte 2010-9-10 2 2897 wxfxwk1986 2010-9-11 11:25
Verilog HDL 在电子设计的快速发展 attach_img
电子 ，verilog ，verilo ，hd ，HDL
Microchip shaler 2024-9-14 2 1298 shaler 2024-9-18 17:20
今天郁闷坏了
LED ，CPLD ，verilo ，测试程序 ，总线
侃单片机论坛 lelee007 2007-12-10 2 1591 lelee007 2007-12-10 18:03
quartus中原理图连线和实例化的差别
Quartus ，UART ，原理图 ，verilog ，verilo
FPGA论坛 gongxiaosong 2012-11-13 2 3083 gongxiaosong 2012-11-14 18:04
请教Verilog中case书写用法
verilog ，verilo ，se
FPGA论坛 s_h_q 2015-1-6 2 2242 littbi 2017-12-17 11:19
1 ...121314151617181920... 29下一页