verilog编写 标签:

verilog编写

最新发表 / 热门讨论

 版块 作者 回复/查看 最后发表
共享UART—verilog编写（uart16550规范） attachment
verilog编写 ，uart16550 ，mentor ，源程序
FPGA论坛 mouse_007 2010-12-26 46 10011 cool_coder 2022-9-12 22:14
Verilog编写的控制模块,有时候正常工作,有时无**常工作
控制模块 ，verilog编写 ，编译
FPGA论坛 CY0904030105 2013-7-31 6 1545 mhanchen 2013-8-1 19:52
FPGA是用Nios ii嵌入式好还是直接用verilog编写好？
嵌入式 ，FPGA ，verilog编写 ，NIOS ，NiosII
FPGA论坛 歪三扎愣 2015-8-12 6 4668 ljc16888888 2017-6-5 19:58
求教程序！
开关 ，verilog ，编写 ，verilog编写 ，verilo
新手园地 315449340 2013-2-27 4 2361 jlass 2013-3-1 08:23
verilog编写水平提高浅析
FPGA ，编写 ，verilog编写 ，verilog ，verilo ，FPGA开发 ，PGA
Microchip 王栋春 2024-9-12 4 886 王栋春 2024-9-20 11:25
用Verilog编写的过零比较器对不对
verilog编写 ，比较器 ，仿真 ，FPGA ，npu
ZLG linux1 2010-6-5 3 1694 linux1 2010-6-9 21:13
请教：用verilog编写程序怎么来实现任意分频
verilog ，编写 ，verilog编写 ，verilo ，编译
EDA 技术 paperfly 2007-5-21 2 2098 paperfly 2007-5-27 22:44
请问管理员 verilog编写的测试程序能仿真flashmemory吗？
FlashMemory ，仿真 ，测试程序 ，verilog编写 ，ROM
ZLG zouhuaqiao 2008-3-15 1 1398 zlgactel 2008-3-15 15:06
求助用verilog编写密码锁程序
verilog编写 ，密码锁 ，ST ，TE ，state
EDA 技术 xujingguo 2009-3-26 1 3628 xujingguo 2009-3-28 10:27
FPGA:怎样实现时钟由30M向25M的转换
FPGA ，时钟 ，verilog ，编写 ，verilog编写
电源技术 QWH272360736 2010-10-25 0 1878 QWH272360736 2010-10-25 10:36
求助verilog编写实现AXIStream-FIFO功能思路
verilog编写 ，FIFO ，stream ，读写 ，时序
FPGA论坛 ZHLEzuiqiang 2014-2-21 0 2045 ZHLEzuiqiang 2014-2-21 15:57