21ic电子技术开发论坛 › verilog › 相关帖子
verilog 标签:

verilog

最新发表 / 热门讨论

 版块 作者 回复/查看 最后发表
请大家看看我的小i程序有什么问题(请尽量指出)
C语言 ，HDL ，LED ，verilog ，VerilogHDL
FPGA论坛 pihois 2012-11-30 7 2179 jahnson066 2012-12-4 12:11
Verilog中参数型常量问题
verilog ，乘法器 ，meter ，parameter ，RAM
FPGA论坛 aikimi7 2012-4-12 7 3780 liedc 2012-4-24 10:22
异步FIFO的Verilog实现实例分析
verilog ，异步FIFO ，ST ，RS ，Input
FPGA论坛 wmsk 2013-1-22 7 2493 yuanchaonll 2013-8-2 16:51
请教一条VERILOG的语句
verilog ，IO ，ADI ，reading ，ni
FPGA论坛 小研究 2016-7-20 7 1221 xmar 2016-7-20 14:29
FPGA数组的使用问题
FPGA ，HDL ，verilog ，VerilogHDL ，verilo
ZLG S3C2440 2010-1-9 7 4746 S3C2440 2010-2-24 14:04
请教兄弟们一个verilog的程序问题
verilog ，CPLD ，PLD ，时序 ，阻塞
FPGA论坛 skiry 2012-3-27 7 2377 skiry 2012-3-28 08:27
Verilog学习心得(转)
verilog ，AD ，TE ，module ，ST
EDA 技术 梅花望青竹 2013-1-5 7 3934 青青cao 2013-1-5 23:33
verilog状态机看不到状态图
状态图 ，verilog ，状态机 ，TE ，ST
FPGA论坛 静默雪原 2013-1-4 7 8171 xiao6666 2013-1-13 22:22
如何通过改善Verilog程序以减少CPLD的宏单元用量
CPLD ，PLD ，verilog ，verilog程序 ，verilo
FPGA论坛 ino1988 2011-3-31 7 4998 galton1982 2011-5-3 17:09
求本较好的VERILOG教程
verilog ，verilog教程 ，verilo
电子技术交流论坛 HAPPYMONDAY 2013-7-17 7 2715 pieshy 2020-3-30 11:51
怎么对Verilog定义的memory初始赋值
memory ，verilog ，verilo ，存储单元
FPGA论坛 ylanxuez 2012-2-12 6 8332 beck_ck 2012-2-24 12:35
基于Verilog HDL的UART模块设计与仿真
模块设计 ，HDL ，仿真 ，verilog ，UART
ZLG msp430ing 2012-1-18 6 3167 lifenganhui 2012-2-1 15:59
求助，verilog中多个模块的引用
verilog ，LED ，se ，SIGNAL ，ISP
FPGA论坛 flyriz 2012-10-24 6 3236 Backkom80 2012-10-26 08:45
运行频率和时钟频率的区别 attach_img
时钟频率 ，verilog ，仿真 ，时序 ，verilog程序
FPGA论坛 aikimi7 2012-3-22 6 2667 aikimi7 2012-3-23 10:02
Quaruts II 编译向量的数组报错
向量 ，编译 ，TE ，verilo ，verilog
FPGA论坛 kun5979 2012-10-19 6 7680 ifpga 2013-2-22 16:23
CPLD verilog 开发属于硬件开发还是软件开发
CPLD ，verilog ，软件开发 ，硬件开发 ，控制
FPGA论坛 wangjianf5 2015-2-25 6 3093 habc987 2015-2-28 22:30
请问一下关于distributed memory generator的ip核
Distributed ，generator ，ip核 ，memory ，verilog
FPGA论坛 wwuchang 2012-3-12 6 3695 GoldSunMonkey 2012-3-13 19:42
verilog初始化问题
verilog ，RS ，ST ，ge ，Output
FPGA论坛 cyberbill 2014-7-10 6 1417 lizhezhe1988 2014-7-11 12:00
verilog中从高电平到高阻跳变，算不算一次下降沿？ attach_img
verilog ，电平 ，ge ，model ，models
FPGA论坛 平常心kxy 2014-7-29 6 2431 luyaker 2014-8-1 10:14
verilog的一点体验
verilog ，verilo
FPGA论坛 GoldSunMonkey 2013-5-10 6 2466 menglong200806 2013-5-11 21:46
1 ...121314151617181920... 58下一页
在线客服