21ic电子技术开发论坛 › verilog › 相关帖子
verilog 标签:

verilog

最新发表 / 热门讨论

 版块 作者 回复/查看 最后发表
关于verilog实现CRC的问题 attach_img
CRC ，verilog ，AC ，校验码
FPGA论坛 fengfei19901026 2013-11-20 11 2119 14730497 2013-12-3 17:30
verilog一个问题求教
verilog ，ST ，se ，k30 ，Reset
电子技术交流论坛 chidaoke 2008-1-18 11 1887 alice84 2008-1-18 22:14
SD卡利用verilog读取成功 attach_img
SD卡 ，verilog ，时钟 ，控制 ，数据手册
FPGA论坛 gongxiaosong 2012-11-19 11 9717 zhangmangui 2018-7-4 20:25
用什么语言写fpga测试文件
FPGA ，verilog ，verilo ，ST ，syste
FPGA论坛 502593045 2013-5-12 11 1824 1072978274 2013-12-31 15:53
哪位大侠能比较一下verilog和VHDL这2个语言啊
HDL ，verilog ，VHDL ，verilo ，hd
EDA 技术 yuri714 2009-8-24 11 2636 yuri714 2009-8-26 23:08
基于FPGA的用verilog hdl编写产生spwm波形程序
FPGA ，HDL ，verilog ，编写 ，SPWM波形
FPGA论坛 bitandpower 2013-1-31 11 4827 zheng21he 2020-1-9 18:58
我脸皮厚点，谁做过FPGA控制GPS模块通讯 Verilog的
FPGA ，verilog ，控制 ，通讯 ，GPS模块
FPGA论坛 许世霞 2014-7-22 11 2323 doujiang 2014-8-1 15:21
FPGA开发主要用VHDL还是Verilog HDL呢？
verilog ，VHDL ，FPGA开发 ，VerilogHDL
ZLG S3C2440 2010-1-17 11 2365 xiaoxin1986 2010-2-22 20:50
verilog 不可综合语句
verilog ，TI ，阻塞 ，se ，阻塞赋值
FPGA论坛 dwananqinyan 2012-11-27 11 2079 hawksabre 2012-12-6 21:32
今天终于明白了SDRAM的verilog读写方式，太高兴了。
verilog ，读写 ，SDRAM ，AN ，TI
情感婚姻研习社 2hawer 2014-12-25 11 5401 VanDiem 2015-4-27 09:44
DarkRISCV 开源 RISC-V 的 Verilog 实现
verilog ，verilo ，RISC-V ，RISC ，spi ，pi ，SIM
RISC-V forgot 2024-9-23 10 1145 Estelle1999 2024-11-8 23:35
哪位大哥用verilog写过CRC16校验程序？ attach_img
CRC16校验 ，校验程序 ，verilog ，串口 ，串口传输
FPGA论坛 tzj123456tjz 2013-2-21 10 7640 guohao2243856 2013-10-16 10:05
Verilog初学者遇到的问题，请教各位！
verilog ，寄存器 ，TPU ，module ，Output
FPGA论坛 andy_mqy 2011-3-11 10 2389 AutoESL 2011-6-2 15:32
verilog HDL寄存器元素赋值问题
HDL ，verilog ，寄存器 ，TE
EDA 技术 欧阳青云 2010-7-18 10 6625 luckyaya 2010-8-9 22:20
verilog能实现倍频吗？
verilog ，倍频 ，HDL ，PLL ，VerilogHDL
FPGA论坛 shell.albert 2012-8-24 10 18740 GoldSunMonkey 2012-8-30 09:13
深入浅出FPGA-3-verilog HDL
verilog ，FPGA ，HDL ，仿真 ，建模
FPGA论坛 星星之火红 2012-11-5 10 2161 hero2009nj 2013-10-10 15:17
【求助】谁有A/D和D/A转换的verilog的程序啊？？？ attachment
verilog ，verilo ，D/A转换 ，d/a ，a/d
EDA 技术 fydbyhz 2009-8-5 10 4059 GoldSunMonkey 2013-5-16 23:10
请问这个时序verilog如何实现 attach_img
verilog ，时序 ，AC ，时钟 ，倍频
FPGA论坛 laihama 2012-11-15 10 2169 xiao6666 2012-11-24 20:27
verilog hdl 编写的传输门
HDL ，编写 ，verilog ，IO ，module
ZLG 米其林r 2010-3-22 10 3842 conghung2011 2011-12-1 15:17
求助：如何将自己写的verilog模块封装成IP核
ip核 ，verilog ，封装 ，源码
FPGA论坛 sainbrady 2010-10-25 10 13089 bairan168 2011-5-12 17:06
1 ...45678910111213... 57下一页