怎么知道buf这个元件是什么接口
2013-3-30 23:07
- FPGA论坛
- 12
- 3074
异步变同步的方法
2013-3-24 21:55
- FPGA论坛
- 2
- 2043
这样算同步处理
2013-3-24 21:54
- FPGA论坛
- 4
- 2568
VHDL语言这样写是什么意思
2013-3-23 22:28
- FPGA论坛
- 7
- 1689
VHDL signal值不能传输？？
2013-3-30 23:09
- FPGA论坛
- 15
- 2269
VHDL这么写，有什么错？
2013-3-8 21:21
- FPGA论坛
- 7
- 1725
为何接受不到值？
2013-3-8 21:23
- FPGA论坛
- 8
- 1639
关于ise接受sdk数据的时间问题
2013-3-7 14:58
- FPGA论坛
- 6
- 2027
状态机写有什么好处
2013-3-5 22:59
- FPGA论坛
- 4
- 2922
跟建立时间和保持时间有关系吗
2013-3-7 15:04
- FPGA论坛
- 17
- 2765
Range后面的值范围
2013-3-5 22:03
- FPGA论坛
- 6
- 1618
异步时钟引入问题
2013-3-5 19:07
- FPGA论坛
- 9
- 2015
奇怪，不能输出占空比各50%的方波
2013-3-2 13:50
- FPGA论坛
- 9
- 3317
高分求解简单问题
2013-2-28 22:39
- FPGA论坛
- 2
- 2307
输入GPIO驱动 添加不对吗？
2015-6-5 10:43
- FPGA论坛
- 3
- 6560
Bit流生成遇到很奇怪的一个问题
2013-2-25 08:18
- FPGA论坛
- 4
- 3092
ISE差分信号怎么处理
2013-2-21 11:01
- FPGA论坛
- 5
- 5283
VHDL GPIO操作问题
2013-2-6 20:26
- FPGA论坛
- 6
- 3805
生成bit流时incompatible due to VCCO mismatch
2015-8-17 23:15
- FPGA论坛
- 9
- 6133
如何操作软核中的GPIO？
2013-2-17 18:07
- FPGA论坛
- 8
- 2256
2
3
近期访客