赛灵思最新软件设计工具PlanAhead视频演示（中文）
2013-2-17 16:23
- FPGA论坛
- 61
- 13759
mark，下次来看哈哈
同步时钟
2013-4-27 11:10
- FPGA论坛
- 14
- 3034
贝壳哥威武。。。受教了！哈哈
AS1117 3.3输出不准问题
2012-5-20 13:06
- 电源技术
- 27
- 5714
发现负载的有个管脚接的有点小问题，改了后就正常了。。。:L
现在不是降压，关键是本来输出3.3的变成4.0左右了。。。。:L
:funk:这么悲催。。。。
fpga很有价值的27教程
2012-5-8 11:27
- FPGA论坛
- 6
- 2070
多谢。。。。
时钟电平请教
2012-5-4 23:46
- FPGA论坛
- 12
- 3224
:lol
帮我看看这个频率计程序啊，测不准啊
2012-6-18 11:17
- FPGA论坛
- 5
- 2118
楼主描述下什么现象撒，不要上来就发一大堆代码。。。:lol
时序模块之always语句
2012-7-17 17:20
- FPGA论坛
- 15
- 7533
贝壳哥威武。。。哈哈
新手求助：已发表论文中的程序不能编译成功
2012-5-4 23:45
- FPGA论坛
- 2
- 2245
阻塞与非阻塞没搞清楚？？
我们需要FPGA硬件工程师（熟悉FPGA或ASIC流程之一即可）
2012-5-30 13:18
- FPGA论坛
- 19
- 3613
贝壳哥加油。。。。哈哈
安装ISE13.4出现idata.bin错误
2012-5-14 22:09
- FPGA论坛
- 1
- 2802
为嘛我在安装ISE 13.4时双击xsetup.exe出现错误，显示“xsetup.exe cannnot be ran pose....Can not locate ...
大家给看看，编译通过后说生成的逻辑块是0个
2012-5-18 00:03
- FPGA论坛
- 7
- 2326
verilog的一个问题
2012-5-18 00:02
- FPGA论坛
- 6
- 2179
招聘：赛灵思两个职位空缺-北上广任你选
2012-5-22 17:31
- FPGA论坛
- 9
- 3147
CPLD的内部RAM怎样用呀?高人.
2012-5-24 14:45
- FPGA论坛
- 11
- 3868
请教!!!!
2012-5-18 20:28
- PCB技术
- 9
- 2993
项目前期怎么确定FPGA/CPLD芯片容量？
2012-5-23 00:20
- FPGA论坛
- 5
- 3170
2
3
近期访客