导读

FPGA/CPLD 今日: 2|主题: 12134|帖子: 100921 收藏本版 (126)

版主: GoldSunMonkey, jameswangchip, yulunna

1 ... 3 4 5 6 789 10 11 12 ... 304 / 304 页下一页

新窗全部主题最新热门热帖精华零回复本版专家更多 \| 显示置顶		作者/时间	最后发表


[FPGA] 勇敢的芯伴你玩转Altera FPGA连载38：：Verilog代码风格之双向... 2 203	rousong1989 2018-1-8	qinpan111 2018-1-9 21:59
[FPGA] 勇敢的芯伴你玩转Altera FPGA连载39：Verilog代码风格之提升系... 0 160	rousong1989 2018-1-9	rousong1989 2018-1-9 19:25
[FPGA] chipscope的条件触发怎么用？ 2 204	胡斯哲 2018-1-8	胡斯哲 2018-1-9 19:07
[matlab] MATLAB 的system generator仿真闪退 1 174	xpfshawn 2018-1-5	xpfshawn 2018-1-8 12:56
[FPGA] zedboard通过FMC连接AD子板后无法扫出zynq芯片 2 259	天空的伤 2018-1-5	zhangmangui 2018-1-7 21:14
[FPGA] FPGA硬件平台积累，慢慢长路，跪求ARTIX-7芯片 2 313	feihufuture 2018-1-4	zhongxon 2018-1-6 10:40
[FPGA] FPGA设计过了几年后才出现的奇怪问题 4 394 1	vincentron 2018-1-3	通宵敲代码 2018-1-5 09:22
[FPGA] 勇敢的芯伴你玩转Altera FPGA连载37：Verilog代码风格之同步以... 0 132	rousong1989 2018-1-4	rousong1989 2018-1-4 18:29
[CPLD] 请问各位大神，Lattice 的ispMACH LC4512 CPLD烧程序问题？ 1 146	6688hyc 2017-12-27	奔跑Robin 2018-1-3 21:43
FPGA芯片方案评估 4 318	JUSTNIUB 2017-12-29	奔跑Robin 2018-1-3 21:39
[FPGA] 勇敢的芯伴你玩转Altera FPGA连载36：Verilog代码风格之寄存器... 0 124	rousong1989 2018-1-2	rousong1989 2018-1-2 19:58
[FPGA] 特权同学FPGA微信专栏 0 193	rousong1989 2018-1-2	rousong1989 2018-1-2 19:51
[verilog] 各位大神请帮忙 1 177	BigCLoveTu 2017-12-30	ab8780000 2018-1-2 09:09
[FPGA] DDR3初始化配置后内部存储单元的值是什么？ 2 182	RGGBer 2017-12-28	xcvista 2017-12-30 14:08
[FPGA] 【华为FPGA招聘】 1 534	xiafei321 2017-11-28	zhangmangui 2017-12-30 09:40
[modelsim] ISE14.7和modelsim10.1联合仿真出现问题 4 323	LiuYang0913 2017-1-9	wang4445555 2017-12-28 17:34
成都天奥电子和苏州长风航空电子 2 225	狂羁青马 2017-10-16	wang4445555 2017-12-28 17:26
[matlab] 关于MATLAB和ISE联合仿真 1 258	xpfshawn 2017-12-26	xpfshawn 2017-12-27 13:13
勇敢的芯伴你玩转Altera FPGA连载35：Verilog代码风格概述 0 87 1	rousong1989 2017-12-27	rousong1989 2017-12-27 10:11
[FPGA] 勇敢的芯伴你玩转Altera FPGA连载34：Verilog代码书写规范 0 107	rousong1989 2017-12-27	rousong1989 2017-12-27 09:45
[FPGA] altera和xilinx官网的开发板为什么那么贵？和国产的锆石，黑金有什么区别吗？ 9 3132 1	zpccx 2017-2-20	zxq6 2017-12-26 15:09
[FPGA] 请教数据时钟是否能接入FPGA普通IO 4 324	huijiey 2017-12-8	huijiey 2017-12-24 11:49
[FPGA] 新手求助，我写的程序复位有时出错，但在仿真里看是正... 0 146	whyil 2017-12-24	whyil 2017-12-24 09:14
[FPGA] SPARTAN——6 开发板FPGA的多种功能实现 1 296	xpfshawn 2017-12-21	xpfshawn 2017-12-23 10:12
求助各位大佬，思考部分怎样回答 1 142	CJCCJCCJC 2017-12-18	zhangmangui 2017-12-22 22:34
[FPGA] 全局时钟可配置 0 124	hnliucan520 2017-12-22	hnliucan520 2017-12-22 17:12
终于把Cyclone IV E115芯片加了2.54的排针了 2 339	为FPGA献身 2017-12-19	为FPGA献身 2017-12-21 22:14
为大家义务做板用Stratix IV还是KINTEX7 大家来建议吧 ...2 28 1013	为FPGA献身 2017-11-28	为FPGA献身 2017-12-21 22:13
[Quartus] FPGA单芯片四核二乘二取二的安全系统 5 1056	kkzz 2013-2-2	zyingjie 2017-12-21 10:31
[CPLD] 新手试着写的一个计数器，麻烦大神指点一下 0 176	Breakcrow 2017-12-20	Breakcrow 2017-12-20 12:34
勇敢的芯伴你玩转Altera FPGA连载33：可综合的语法子集4 0 98	rousong1989 2017-12-19	rousong1989 2017-12-19 21:40
一位老电子工程师十年的职场感悟(转） ...2 3 4 79 9031	AutoESL 2011-10-4	xiaomiking 2017-12-19 13:39
[CPLD] 有没有5V供电及输入/输出的CPLD? 5 280	huyuezhan 2017-12-12	henryh52 2017-12-19 10:13
[FPGA] 折腾我的FPGA Arria II GX125做做算法为大家义务做板 ...2 27 943	为FPGA献身 2017-11-6	为FPGA献身 2017-12-18 19:53
[Quartus] quartus RTL仿真和门极仿真结果不一样怎么处理 4 305	jetlin1992 2017-7-4	littbi 2017-12-17 11:30
[verilog] 语法错误A begin/end block was found with an empty body. 2 1668	eko 2014-11-3	littbi 2017-12-17 11:28
[verilog] Verilog串口通信问题 6 732	892953881 2014-12-20	littbi 2017-12-17 11:24
[verilog] 请教Verilog中case书写用法 2 717	s_h_q 2015-1-6	littbi 2017-12-17 11:19
[verilog] 同段代码在 test bench和在工程模块中结果不一样 2 386	pingis58 2015-3-17	littbi 2017-12-17 11:17
[verilog] 哪位大神帮忙看一下Verilog程序，是哪里的问题 6 513	Ericsson11 2015-4-19	littbi 2017-12-17 11:11