收藏本版 |订阅

今日: 0|主题: 14416|帖子: 104965

ACTEL 嵌入CPU求教
2010-4-21 09:38 3 3328
抢占本版前几贴
2010-4-20 22:07 3 2975
verilog模块例化时,语法问题?
2010-4-20 17:07 2 4998
VHDL求助!!!!
2010-4-19 09:56 4 3220
NIOS IDE是否有BUG啊?
2010-4-18 15:44 1 3540
QuartusII如何把设计导出为verilog HDL源文件
2010-4-17 13:39 3 3917
请问各位大侠,我想学习CPLD,需要学习哪些知识?
2010-4-17 13:33 7 3583
CPLD Warning: LATCH primitive "y$latch" is permanently enabled
2010-4-16 17:46 0 4692
请教一个关于基于FPGA的项目的问题
2010-4-16 12:58 9 3878
如何分配FPGA各个管脚的网络功能
2010-4-16 11:50 6 3842
视频帧如何合并 attach_img
2010-4-16 11:23 13 4849
新手,请教一个VHDL程序编译报错问题
2010-4-15 22:15 1 2980
求助
2010-4-15 16:36 1 2319
几位应聘斑竹的简历(意见征集期一周)  ...2
2010-4-15 16:34 23 7628
仿真与实际电路
2010-4-15 08:08 2 2977
proteus的完全**版。
2010-4-14 09:04 1 3455
VHDL OR Verilog
2010-4-13 22:32 8 3659
请sinetech、engelbert、jameswangchip 担任斑竹
2010-4-13 11:35 5 3202
nios为什么这么慢?
2010-4-12 09:26 5 5517
NIOSII EDS 9.1 的BUG
2010-4-11 21:45 1 3492
Attempted to access JTAGserver-internal error code 82 occured
2010-4-10 23:07 1 5356
FPGA现在都在什么地方用啊?
2010-4-10 22:09 5 4283
FPGA设计与ASIC设计的类同和区别 ---FPGA设计到ASIC设计的转型
2010-4-10 16:39 6 4695
请教多块芯片同时烧写的问题
2010-4-9 22:22 2 3313
求CPLD芯片EPM1270-144相关应用资料
2010-4-9 21:27 2 3667
FPGA高级逻辑设计培训
2010-4-9 16:29 1 2694
ee
2010-4-9 15:45 1 3002
告别FPGA---请不要扔砖啊
2010-4-9 10:11 10 4699
【交流】大家在做乘法器都用什么算法?
2010-4-8 19:45 8 4345
嵌入式,DSP,PGA
2010-4-8 14:36 2 3296
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

在线客服 返回版块 返回顶部