FPGA论坛

本版专家: feihufuture, jameswangchip, yulunna

今日: 0|主题: 14198|帖子: 104271 收藏 (179)

1 ... 65 66 67 686970 71 72 73 ... 355 / 355 页下一页

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶赏金帖


[CPLD] 关于MAX7000S的问题,用的是EPM7128STC100-15 stc CONFIG ev 天道酬勤333 2018-9-13 11:04 1 1682
[FPGA] 手头有资源的兄弟行动起来，不然又要打赏给斗鱼主播了斗鱼 Pay Mount feihufuture 2018-9-13 11:03 4 1186
基于fpga的信号与处理 FFT 傅里叶变换 fft FPGA 信号明德扬fpga 2018-9-11 10:17 0 1225
[FPGA] Xilinx 可以定义一个全局变量嘛 XILINX 全局变量 vc707 tiantianlianxi 2018-9-9 22:08 1 1435
一个开源项目(和Keil联调的8051core) ...2 开源 keil McuPlayer 2018-9-9 16:50 21 6132
赛灵思VC707开发板S28 FMC卡演示视频开发板赛灵思 vc707 RadarEver 2018-9-7 15:46 4 1672
[modelsim] modelsim无法建立project modelsim project library VCrawford 2018-9-7 11:02 0 1366
请教xilinx spartan 6 DDR3硬核MCB 是否免费的 spartan XILINX DDR3 advantech86 2018-9-5 17:32 3 1477
如何系统的学习FPGA 【学习的方法】 FPGA 触发触发器 guyu_1 2018-9-5 16:45 5 1708 9
[FPGA] FPGA设计整洁代码3-信号命名和定义应该明确 FPGA设计代码信号 guyu_1 2018-9-4 09:15 0 686
[FPGA] 求FMC150高速ADDA的参考设计 ADDA 高速AD 参考设计 zgdzwlzg 2018-9-3 13:53 1 1022
[FPGA] FPGA反推法应用实例——检查代码 FPGA 代码明德扬fpga 2018-9-1 15:16 0 731
[FPGA] FPGA代码整洁之道（2） FPGA代码代码整洁 ge guyu_1 2018-8-31 09:59 0 775
百度基于FPGA的加速平台怎么用 FPGA PGA zhangmangui 2018-8-30 20:34 0 773
[FPGA] FPGA 干净的代码是程序员的核心技能程序员 FPGA 代码 guyu_1 2018-8-30 14:53 0 741
Pocket-RIO用户可以借助LabVIEW 平台快速完成 FPGA 开发。 FPGA Labview Pocket 芒果树技术 2018-8-27 15:25 0 1098
[FPGA] FPGA实际应用案例--通过反推检查代码 FPGA 代码 ge guyu_1 2018-8-27 10:06 0 588
[CPLD] 新手入门，请教一个LED的程序 LED JTAG SLC yorick06 2018-8-23 15:49 8 1353
有关100M系统时钟下赋值时序出错的问题时序 ADDR taoqingg 2018-8-23 11:51 0 663
[CPLD] EPM570最小系统构成最小系统 EPM570 器件 6688hyc 2018-8-20 08:25 12 2704
请教一个关于QUARTUS 13.1状态机设置的问题 ST 张二雷 2018-8-18 19:57 0 877
[FPGA] 萌新求助如何FPGA将模拟信号正弦波转换成占空比百分之50的方波 FPGA 方波模拟信号 gujiahui 2018-8-17 16:00 5 2191
ZYNQ 7Z020 zynq AD格式 pc mochou 2018-8-16 20:29 5 2463
[FPGA] 求XC6SLX9参考原理图原理图 xc6slx9 flash 113236391 2018-8-15 15:15 5 4652
[verilog] signaltap II综合assign语句的问题 SignalTAP API pi 平漂流 2018-8-13 23:22 3 1146
[FPGA] 基于FPGA的信号处理教程 FPGA PGA 信号明德扬fpga 2018-8-13 11:06 0 843
[FPGA] 基于fpga的信号与处理视频 FPGA 信号 FIR 明德扬fpga 2018-8-9 21:34 0 1059
[verilog] 各位大神有使用verilog实现RS485总线通信或者hub集线器的么，相关的资料也可~ verilog 总线通信 RS485总线诺坎普奇迹 2018-8-9 11:48 4 2503
[verilog] 初学者请大家帮忙看看这段代码到底错在哪儿了？找了一..... 代码 AC 信号 denglihai 2018-8-8 16:20 0 903 1
[CPLD] 有谁有maxv的晶振电路设计方面的资料晶振电路电路设计 sunboy25 2018-8-8 11:45 0 683
[FPGA] 请问Libero怎么安装失败啊 Libero ICE license 混子黄 2018-8-8 10:04 4 1133
代码功能仿真正确，但在板上不行，是不是时序的问题？代码仿真时序 cyberbill 2018-8-7 09:15 4 1528
[verilog] 有偿求帮忙调试一个后仿调试 verilog 仿真 tiqiunanhai 2018-8-5 21:14 7 1478
[CPLD] 编译警告的问题编译 IO TI Cjy_JDxy 2018-8-4 09:48 1 528
[FPGA] 转FPGA FAE ，请问各位技术面试主要面哪些内容 FPGA 电子电子行业 jacksaon8966 2018-8-4 08:56 0 1153
[FPGA] 用FPGA能产生1nS脉冲吗？ FPGA 脉冲 des johnzdeng123 2018-8-3 20:46 9 5897 7
[FPGA] 现在想要安装ACTEL的libero11.8是不是只能用64位系统了。 Actel Libero ICE 混子黄 2018-8-3 14:38 0 1065
[FPGA] FPGA驱动HT1621的问题 fpga驱动 HT1621 TE Cjy_JDxy 2018-8-3 08:06 2 985
FPGA会用到外置SRAM吗？ FPGA PGA marshal234 2018-8-2 22:25 4 1858
[FPGA] 两条DDR2怎样组成32bit数据读写 DDR 读写 ADDR leonfpga 2018-8-1 23:10 0 1086