FPGA论坛

本版专家: feihufuture, jameswangchip, yulunna

今日: 0|主题: 14263|帖子: 104555 收藏 (180)

1 ... 67 68 69 707172 73 74 75 ... 357 / 357 页下一页

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶赏金帖


[FPGA] FPGA实际应用案例--通过反推检查代码 FPGA 代码 ge guyu_1 2018-8-27 10:06 0 708
[CPLD] 新手入门，请教一个LED的程序 LED JTAG SLC yorick06 2018-8-23 15:49 8 1521
有关100M系统时钟下赋值时序出错的问题时序 ADDR taoqingg 2018-8-23 11:51 0 716
[CPLD] EPM570最小系统构成最小系统 EPM570 器件 6688hyc 2018-8-20 08:25 12 3024
请教一个关于QUARTUS 13.1状态机设置的问题 ST 张二雷 2018-8-18 19:57 0 1044
[FPGA] 萌新求助如何FPGA将模拟信号正弦波转换成占空比百分之50的方波 FPGA 方波模拟信号 gujiahui 2018-8-17 16:00 5 2331
ZYNQ 7Z020 zynq AD格式 pc mochou 2018-8-16 20:29 5 2723
[FPGA] 求XC6SLX9参考原理图原理图 xc6slx9 flash 113236391 2018-8-15 15:15 5 4948
[verilog] signaltap II综合assign语句的问题 SignalTAP API pi 平漂流 2018-8-13 23:22 3 1287
[FPGA] 基于FPGA的信号处理教程 FPGA PGA 信号明德扬fpga 2018-8-13 11:06 0 913
[FPGA] 基于fpga的信号与处理视频 FPGA 信号 FIR 明德扬fpga 2018-8-9 21:34 0 1197
[verilog] 各位大神有使用verilog实现RS485总线通信或者hub集线器的么，相关的资料也可~ verilog 总线通信 RS485总线诺坎普奇迹 2018-8-9 11:48 4 2686
[verilog] 初学者请大家帮忙看看这段代码到底错在哪儿了？找了一..... 代码 AC 信号 denglihai 2018-8-8 16:20 0 981 1
[CPLD] 有谁有maxv的晶振电路设计方面的资料晶振电路电路设计 sunboy25 2018-8-8 11:45 0 831
[FPGA] 请问Libero怎么安装失败啊 Libero ICE license 混子黄 2018-8-8 10:04 4 1310
代码功能仿真正确，但在板上不行，是不是时序的问题？代码仿真时序 cyberbill 2018-8-7 09:15 4 1685
[verilog] 有偿求帮忙调试一个后仿调试 verilog 仿真 tiqiunanhai 2018-8-5 21:14 7 1630
[CPLD] 编译警告的问题编译 IO TI Cjy_JDxy 2018-8-4 09:48 1 634
[FPGA] 转FPGA FAE ，请问各位技术面试主要面哪些内容 FPGA 电子电子行业 jacksaon8966 2018-8-4 08:56 0 1275
[FPGA] 用FPGA能产生1nS脉冲吗？ FPGA 脉冲 des johnzdeng123 2018-8-3 20:46 9 6552 7
[FPGA] 现在想要安装ACTEL的libero11.8是不是只能用64位系统了。 Actel Libero ICE 混子黄 2018-8-3 14:38 0 1279
[FPGA] FPGA驱动HT1621的问题 fpga驱动 HT1621 TE Cjy_JDxy 2018-8-3 08:06 2 1092
FPGA会用到外置SRAM吗？ FPGA PGA marshal234 2018-8-2 22:25 4 1973
[FPGA] 两条DDR2怎样组成32bit数据读写 DDR 读写 ADDR leonfpga 2018-8-1 23:10 0 1185
晒晒双FPGA板 FPGA AC FPGA芯片 andous 2018-8-1 22:29 15 2736 1
[FPGA] FPGA FPGA PGA yjw落英 2018-8-1 10:12 0 602
[FPGA] 如何看懂别人的代码代码 ge ps 明德扬科技 2018-7-31 10:38 1 825 1
[FPGA] 参数宏定义不懂 CARRIER FPGA IDT frankykin 2018-7-29 17:34 0 1188
[verilog] 请教一下Verilog数据处理问题 verilog 数据处理 zynq7000 ruiyang89 2018-7-28 19:06 1 1348
[verilog] ADC数字校准中，在testbench可以用小数分数的形式用于计算？ ADC testbench vi muxiaona 2018-7-28 08:05 0 1538
[FPGA] 学fpga有出路么？ FPGA 软件 HDL hughzhao1780 2018-7-27 10:58 15 4132 1
[verilog] 一个初学者简单的语句 XDATA ssssoner 2018-7-27 08:44 2 1231
impact烧录cpld程序，勾选read protect和write protect有什么后果？烧录 WRITE lf123456 2018-7-26 18:27 3 1867
[verilog] 直播写一个RISC-V IMC的CPU RISC-V hb rgwan 2018-7-23 14:56 9 9371 1
求助大神，FFT核输出结果和真实值总是差1 fft AC 信号 cjhxbin 2018-7-23 13:50 1 1491
[FPGA] 以太网和FPGA之间数据交互数据交互 FPGA 以太网 zengqin3 2018-7-19 23:31 7 2284
[CPLD] 用Quartus软件给EPM7064烧录程序,但 programmer中AUTO检测无法检测到芯片是怎么回事 Programmer 芯片烧录名字真难起 2018-7-19 14:57 1 2858
[FPGA] xilinx SRIO激活 XILINX rio IO jiangwenj02 2018-7-19 14:41 3 2509
[FPGA] fpga 时序约束讲解视频 FPGA PGA 时序明德扬fpga 2018-7-18 15:34 0 1379
[VHDL] VHDL 结构体中定义的ATTRIBUTE是什么？ TE VHDL ROM 1273687647星木 2018-7-18 15:33 2 4934 1