FPGA论坛

本版专家: feihufuture, jameswangchip, yulunna

今日: 0|主题: 14388|帖子: 104920

1 ... 68 69 70 717273 74 75 76 ... 480 / 480 页下一页

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶赏金帖


[FPGA] *传奇-LCD1602之战 LCD LCD1602 CD 雷北城 2020-4-15 16:12* 1 484
Zynq的开发四种方式 zynq AC dameihuaxia 2020-4-15 15:10 0 476
VERILOG怎么样实现顶层文件调用其他模块？ verilog Wire TI wrr891208 2020-4-15 10:41 9 24326
[FPGA] 租 xilinx 学习板途径 XILINX 18671597159 2020-4-14 19:33 2 951
[FPGA] FPGA开发全攻略——时序约束时序 FPGA开发全攻略 AC dameihuaxia 2020-4-14 15:28 1 690
[FPGA] u ...2 大大hello 2020-4-14 14:39 25 2574
[FPGA] 浙大在线FPGA数字系统设计课程，租赁解决实验板问题 FPGA 数字系统设计电路 18671597159 2020-4-13 18:32 0 1008
[Quartus] 求助，刚入门学了一些不太会这个语言 azhang1999 2020-4-12 21:40 4 916
[FPGA] FPGA基于Verilog语言的有符号乘法运算及时钟工作频率的优化 FPGA 时钟 Verilog语言 dameihuaxia 2020-4-12 16:11 0 452
[FPGA] 01_静态时序分析基本原理和时序分析模型时序模型静态时序分析雷北城 2020-4-12 15:53 0 489
定时器和数码管.zip 数码管 ip dameihuaxia 2020-4-12 15:34 2 573
[FPGA] *传奇-移位和位拼运算符之战移位运算符雷北城 2020-4-11 16:55* 1 594
[FPGA] *传奇-双口RAM之战双口RAM 雷北城 2020-4-10 16:22* 1 637
XILLINX VIVADO快速上手-HDL流程-内含视频、工程和中文版 HDL Vivado COM 18671597159 2020-4-10 08:43 3 750
[verilog] 求助！第一次写测试文件，请教大神哪里出问题了? TE AC AD 胖娃娃 2020-4-9 17:16 6 985
[FPGA] *传奇-LCD1602之战 LCD LCD1602 CD 雷北城 2020-4-9 16:15* 0 488
[FPGA] VGA之战 VGA AC dameihuaxia 2020-4-9 16:11 1 639
[已经解决]<EP4CE115>问题 ce definitely 2020-4-9 14:52 0 701
[FPGA] FPGA开发中全局复位置位(GSR) FPGA PGA FPGA开发 dameihuaxia 2020-4-9 14:47 0 614
[FPGA] 璞致ZYNQ7010/7020核心板、开发板、下载器、Ethercat从站样样... 开发板 zynq7010 EtherCAT yuanguangyi 2020-4-9 13:40 0 1059
数字电路的模拟特性数字电路模拟电路 dameihuaxia 2020-4-8 21:38 2 544
[FPGA] 想做一块xilinx SOC xc7z010或者xc7z020 CLG400的核心板 ...2 SOC XILINX lg wang_ys 2020-4-8 17:09 37 9901
[FPGA] *传奇-generate之战 Gen TE ge 雷北城 2020-4-7 15:04* 0 445
[FPGA] 衍生时钟和门控时钟时钟 AC dameihuaxia 2020-4-7 15:03 1 595
ISE端口报错端口 se LSI malaka 2020-4-6 16:03 0 647
[FPGA] *传奇-SignalTapII之战 SignalTapII pd 雷北城 2020-4-6 15:09* 0 515
[FPGA] *传奇-基于边缘检测的按键消抖之战边缘检测雷北城 2020-4-6 15:06* 1 685
[modelsim] 打开modelsim10.1c，会出现Error in startup script然后就关闭了，... modelsim Script startup 举火123 2020-4-6 12:30 1 1667
[FPGA] ddr2读数据时local_rdata_valid一直为低没有数据，求解 DDR cyclone wxtong 2020-4-5 17:46 0 736
[FPGA] 总结verilog中的几个小关键点 verilog 端口运算符一个拥抱 2020-4-4 17:23 0 706

1 ... 68 69 70 717273 74 75 76 ... 480 / 480 页下一页

今日: 0|主题: 14388|帖子: 104920

快速发帖

浏览过的版块