收藏本版 |订阅

今日: 0|主题: 14363|帖子: 104828

[CPLD] 编译警告的问题 attachment
2018-8-4 09:48 1 753
[FPGA] 转FPGA FAE ,请问各位技术面试主要面哪些内容
2018-8-4 08:56 0 1389
[FPGA] 用FPGA能产生1nS脉冲吗? 新人帖
2018-8-3 20:46 9 7000
[FPGA] 现在想要安装ACTEL的libero11.8是不是只能用64位系统了。
2018-8-3 14:38 0 1377
[FPGA] FPGA驱动HT1621的问题 attachment
2018-8-3 08:06 2 1225
FPGA会用到外置SRAM吗?
2018-8-2 22:25 4 2084
[FPGA] 两条DDR2怎样组成32bit数据读写 新人帖
2018-8-1 23:10 0 1288
晒晒双FPGA板 attach_img
2018-8-1 22:29 15 3002
[FPGA] FPGA 新人帖
2018-8-1 10:12 0 648
[FPGA] 如何看懂别人的代码
2018-7-31 10:38 1 885
[FPGA] 参数宏定义不懂 新人帖
2018-7-29 17:34 0 1286
[verilog] 请教一下Verilog数据处理问题
2018-7-28 19:06 1 1472
[verilog] ADC数字校准中,在testbench可以用小数分数的形式用于计算? 新人帖
2018-7-28 08:05 0 1664
[FPGA] 学fpga有出路么? 新人帖
2018-7-27 10:58 15 4501
[verilog] 一个初学者简单的语句 新人帖
2018-7-27 08:44 2 1359
impact烧录cpld程序,勾选read protect和write protect有什么后果? attach_img
2018-7-26 18:27 3 2034
[verilog] 直播写一个RISC-V IMC的CPU attach_img
2018-7-23 14:56 9 9675
求助大神,FFT核输出结果和真实值总是差1 新人帖 attach_img
2018-7-23 13:50 1 1614
[FPGA] 以太网和FPGA之间数据交互 新人帖 attach_img
2018-7-19 23:31 7 2437
[CPLD] 用Quartus软件给EPM7064烧录程序,但 programmer中AUTO检测无法检测到芯片是怎么回事
2018-7-19 14:57 1 3033
[FPGA] xilinx SRIO激活 attach_img
2018-7-19 14:41 3 2656
[FPGA] fpga 时序约束讲解视频 attach_img
2018-7-18 15:34 0 1497
[VHDL] VHDL 结构体中定义的ATTRIBUTE是什么?
2018-7-18 15:33 2 5170
[VHDL] 新人,求助函数转换to_integer(unsigned(enc_ldpc_raddr) 新人帖
2018-7-16 20:47 1 2518
K7 SRIO核 GEN2 V1.2的使用问题
2018-7-16 20:28 5 6202
[CPLD] 用USB BLASTER 的JTAG口 给EPM7604烧录 连接TDI TDO TMS TCK四根线... 新人帖
2018-7-16 14:01 0 1437
[CPLD] USB Blaster 接 EPM240 要接上或下拉电阻吗?
2018-7-16 13:59 2 1729
[FPGA] Cadence 17.2 (仅供交流)
2018-7-13 16:47 0 2375
[Quartus] 有关FPGA的配置的问题 attach_img
2018-7-12 21:35 2 1434
[FPGA] 新手求助 XC3S1200E内核电压问题 attach_img
2018-7-11 23:28 8 2031
vivado**版下载 attachment
2018-7-11 14:47 0 1710
[FPGA] FPGA就业及工资水平怎么样
2018-7-11 14:34 4 3053
[FPGA] FPGA实现继电器的控制 新人帖
2018-7-11 14:33 3 2981
[FPGA] FPGA数据采集的话主要是看什么硬件指标呢?
2018-7-11 11:43 2 1529
[FPGA] 想要学习一下A3P030
2018-7-10 22:56 2 1669
[FPGA] 小型FPGA实现128KB采样率,有什么推荐的吗?
2018-7-10 15:09 0 960
modelsim下载 attachment
2018-7-10 14:48 0 2052
[FPGA] 有关FPGA的项目设计
2018-7-10 09:34 12 1353
[CPLD] CPLD编写TFT控制遇到问题卡住工程不能完工,有尝求助,谢谢 新人帖 attach_img
2018-7-4 23:27 3 1331
SD卡利用verilog读取成功 attach_img agree
2018-7-4 20:25 11 10695
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

在线客服 返回版块 返回顶部