FPGA论坛

本版专家: feihufuture, jameswangchip, yulunna

今日: 1|主题: 14204|帖子: 104321 收藏 (179)

1 ... 73 74 75 767778 79 80 81 ... 356 / 356 页下一页

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶赏金帖


勇敢的芯伴你玩转Altera FPGA连载33：可综合的语法子集4 altera FPGA AlteraFPGA rousong1989 2017-12-19 21:40 0 760
一位老电子工程师十年的职场感悟(转） ...2 3 4 电子工程师示波器仿真 AutoESL 2017-12-19 13:39 79 15079
[FPGA] 折腾我的FPGA Arria II GX125做做算法为大家义务做板 ...2 Arria FPGA 接口为FPGA献身 2017-12-18 19:53 27 3054
[Quartus] quartus RTL仿真和门极仿真结果不一样怎么处理仿真 RTL jetlin1992 2017-12-17 11:30 4 2402
[verilog] 语法错误A begin/end block was found with an empty body. AN ck ge eko 2017-12-17 11:28 2 5190
[verilog] Verilog串口通信问题串口通信 verilog RS 892953881 2017-12-17 11:24 6 2031
[verilog] 请教Verilog中case书写用法 verilog verilo se s_h_q 2017-12-17 11:19 2 2109
[verilog] 同段代码在 test bench和在工程模块中结果不一样代码 TEST edge pingis58 2017-12-17 11:17 2 1299
[verilog] 哪位大神帮忙看一下Verilog程序，是哪里的问题 verilog程序 TE ST Ericsson11 2017-12-17 11:11 6 1513
[verilog] 初学Verilog，出现的错误解决不了，求帮忙 verilog TI se 夏天的微笑 2017-12-17 11:09 5 9778
[verilog] 刚学Verilog，编了下面的程序，仿真时运行出不来结果 verilog 仿真 verilo JasonnLee 2017-12-17 11:07 1 1460
[FPGA] Verilog中同步复位和异步复位比较同步复位 verilog zhangmangui 2017-12-16 08:51 0 1217
[FPGA] 勇敢的芯伴你玩转Altera FPGA连载32：可综合的语法子集3 altera FPGA AlteraFPGA rousong1989 2017-12-15 09:39 1 762
如果CPLD的资源达到了90多，对逻辑和时序有何影响？时序 altera 小研究 2017-12-14 10:32 6 1480
[FPGA] 数字时钟管理器IP核的使用 ip核数字时钟 adv hnliucan520 2017-12-13 09:36 0 715
[FPGA] 勇敢的芯伴你玩转Altera FPGA连载31：可综合的语法子集2 altera FPGA AlteraFPGA rousong1989 2017-12-12 20:47 0 670
[FPGA] 勇敢的芯伴你玩转Altera FPGA连载28: 内里本质探索——器件... altera FPGA 器件 rousong1989 2017-12-12 15:39 1 859
[FPGA] 请问一个高速数据存储的方案。高速数据数据存储 sd zsuhh 2017-12-11 10:37 7 2079
[verilog] verilog 写的串口在一个状态机里面，有一个寄存器无法执... verilog 串口 ok407371195 2017-12-10 22:35 14 2292
[verilog] testbench的设置问题 testbench Input 端口 wyp1998911 2017-12-10 21:53 4 1266
SSS 为FPGA献身 2017-12-10 08:39 2 795
[FPGA] USB\SRAM USB hpufly 2017-12-9 08:52 1 843
[FPGA] cyclone iii 是不是没有 rgmii 和 gmii 硬核 cyclone RGMII cycloneIII 速度是有方向的 2017-12-9 08:51 1 902
看看曾新明 2017-12-8 12:49 1 507
[VHDL] 双IO仿真仿真 IO HDL zhulin 2017-12-8 09:54 3 854
[FPGA] FPGA-Verilog学习之红外接收解码_红外接收源码_明德扬资料 FPGA verilog 源码 mdykj33 2017-12-7 09:37 1 1108
[FPGA] 新手，V6 MIG ip核报io口不够 IO ip核 Ssicayoon 2017-12-6 22:03 1 1140
[FPGA] 勇敢的芯伴你玩转Altera FPGA连载30：可综合的语法子集1 altera FPGA AlteraFPGA rousong1989 2017-12-6 19:53 0 657
[FPGA] 勇敢的芯伴你玩转Altera FPGA连载29：语法学习的经验之谈 altera FPGA AlteraFPGA rousong1989 2017-12-4 21:16 0 814
[VHDL] 初学请教 SIGNAL ICsen 2017-12-4 16:14 4 1113
Microblaze下载问题 MICROBLAZE c程序 FPGA CCSUCL 2017-11-30 17:15 1 1067
[FPGA] 【源码】BLE智能穿戴设备视频源码 BLE 云图 2017-11-30 13:38 0 748
[FPGA] 勇敢的芯伴你玩转Altera FPGA连载27: 内里本质探索——器件... altera FPGA 器件 rousong1989 2017-11-29 17:52 1 705
[FPGA] 怎么擦除配置芯片EPCS16里面的程序芯片 pc 平漂流 2017-11-27 09:14 4 1970
[CPLD] 用CPLD编写程序，编译过程中出现下属错误，请高手帮帮编译编写 ZIDIZIDI 2017-11-26 10:02 0 864
求助:帮忙推荐一款5V供电的FPGA FPGA PGA 供电 fhsxycq 2017-11-24 07:11 9 2485
ISE原理图命名问题原理图 se pow 辛格威尔 2017-11-23 13:42 0 596
[FPGA] FPGA应用于MCP2515 FPGA MCP2515 CAN 骊山语罢清宵醒 2017-11-22 14:54 2 981
FPGA的重构方式 FPGA TI 电路 Violin11 2017-11-22 11:28 0 828
基于FPGA的可重构系统结构分析 FPGA 系统设计电路 Roses 2017-11-22 11:26 0 660