今日: 0|主题: 14198|帖子: 104276 收藏 (179)
[FPGA] 新手学习FPGA(1)---DDR测试 attach_img
2017-10-21 12:07 2 1532
[FPGA] OK了
2017-10-19 22:08 5 1422
FPGA逻辑设计 FPGA开发 FPGA设计 FPGA设计开发 FPGA电路设计
2017-10-19 13:23 0 737
请大家帮忙推荐一款成本低的CPLD或FPGA,兄弟先谢过!
2017-10-19 11:09 5 1863
[FPGA] 勇敢的芯伴你玩转Altera FPGA连载11:关于FPGA器件的时钟 attach_img
2017-10-18 21:48 0 906
[FPGA] 今天开始学习vivado软件
2017-10-18 17:56 13 2393
DDR2 突发读写遇到问题。 attachment
2017-10-18 15:29 15 3864
[VHDL] 玩转VHDL010-时钟问题 attach_img
2017-10-18 15:19 0 1342
quartus13.1 关联 notepad++后的问题请教
2017-10-18 13:38 1 1218
[FPGA] cyclone4的JTAG口的问题 attach_img
2017-10-18 11:26 0 863
[FPGA] 勇敢的芯伴你玩转Altera FPGA连载10:电源电路 attach_img
2017-10-18 09:28 1 1687
关于warning 1109的解决办法求答!!! attach_img
2017-10-18 08:46 2 1293
[VHDL] 玩转VHDL009-异步串口UART
2017-10-16 17:33 1 1520
[Quartus] Quartus Prime Standard Edition 17.0
2017-10-15 18:44 0 1212
电子类专业大学生在校学习忠告
2017-10-14 19:24 15 3566
[FPGA] PCIE的核A家还是X家的好
2017-10-14 18:35 1 1292
[FPGA] 88E1111的RX_CLK没有输出的问题
2017-10-14 18:32 8 3736
[FPGA] 关于ZYNQ的时钟问题 新人帖
2017-10-14 18:31 1 3753
XC95144XL做的项目,可以用EPM240代替吗
2017-10-13 08:34 2 1597
[FPGA] 勇敢的芯伴你玩转Altera FPGA连载8:FPGA开发流程 attach_img
2017-10-12 21:08 0 847
[FPGA] vivado创建工程流程介绍
2017-10-12 13:54 0 1176
[FPGA] 学习使用vivado的HLS工具 attach_img
2017-10-12 10:38 1 2256
[FPGA] 这个latch我怎么也看不出来怎么产生的 新人帖
2017-10-12 09:06 6 2605
quartus ii 没有modelsim能进行TESTBENCH仿真吗?
2017-10-11 16:09 6 2173
[VHDL] 玩转VHDL008-格雷计数器 attach_img
2017-10-11 12:27 1 1183
[FPGA] 示波器如何发出连续的数字信号
2017-10-10 10:11 10 1250
[FPGA] 勇敢的芯伴你玩转Altera FPGA连载7:FPGA应用领域 attach_img
2017-10-9 18:58 0 1293
[FPGA] DDR2 IP核输入时钟 新人帖
2017-10-9 13:45 1 752
[FPGA] FPGA控制AD7606的时钟问题
2017-10-9 13:44 2 1885
[verilog] 新手求解释UART通信
2017-10-9 13:42 7 1160
[FPGA] srio调用报错!
2017-10-9 13:31 8 1504
[FPGA] 勇敢的芯伴你玩转Altera FPGA连载6:FPGA的优势在哪里 attach_img
2017-10-8 17:54 1 977
ISE出现xst 2033 error, port I is connected to GND怎么解决
2017-10-7 20:20 9 6727
[CPLD] CPLD 芯片 atf16v8 开发 新人帖
2017-10-6 14:04 6 2159
[VHDL] 玩转VHDL007-FFT
2017-10-6 12:34 5 1360
[VHDL] 玩转VHDL006-写编译器能懂的语句
2017-10-4 18:41 0 845
[FPGA] 勇敢的芯伴你玩转Altera FPGA连载3: FPGA、ARM和DSP attach_img
2017-9-29 09:05 1 1134
[FPGA] 硬件工程师有必要学FPGA吗?
2017-9-28 10:25 9 2912
[VHDL] 玩转VHDL-005 Sin函数发生器 attach_img
2017-9-27 09:55 3 1677
[FPGA] 勇敢的芯伴你玩转Altera FPGA连载4:Verilog与VHDL attach_img
2017-9-26 21:10 0 792
下一页 »
快速发帖
还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则