收藏本版 |订阅

今日: 0|主题: 14377|帖子: 104909

[verilog] 大神们,请问有关于超声全聚焦算法的Verilog的程序吗?我想参考一下。 新人帖
2019-5-30 09:48 0 981
[FPGA] 基于fpga的 cameralink信号转光信号问题 新人帖
2019-6-25 17:56 8 1650
[FPGA] 交通信号灯 新人帖
2019-5-29 22:48 3 1314
[FPGA] 请问一下fpga能不能识别32位命令?
2019-5-29 22:47 7 1432
[verilog] 谁能帮忙设计基于K7 fpga的 FPGA 开发板
2019-6-5 10:41 7 1949
[VHDL] 求帮忙看一下这个原理图写的vhdl为什么不一样 新人帖 attach_img
2019-5-26 21:19 7 1525
[modelsim] modelsim为什么赋值前后变量的值不一样?(已解决) 新人帖 attach_img
2019-5-25 09:48 7 1477
ARM会终止与华为的合作吗? attach_img
2019-5-28 10:56 4 9768
moden 双绞线调制解调
2019-12-2 15:30 3 1117
使用ML605板子 官方的例子,DDR3初始化不成功,有偿请求帮助
2019-6-15 21:40 15 2055
[FPGA] FPGA视频学习  ...23456..7
2021-6-19 21:59 121 19383
(Altera.FPGA官方培训视频 合集  ...23456..8
2023-3-8 17:15 145 19048
[FPGA] 有人会设计K7 420T的板子吗?可以有偿外包
2019-7-9 16:45 10 1788
请问这是verilog的什么语法 attach_img
2019-6-15 22:13 4 1123
[VHDL] 帮帮我看看哪里出问题了。达不到预期效果,我是个新手 attach_img
2019-5-23 10:17 3 1230
[FPGA] rapidio-altera 怎么实现初始化启动过程? 新人帖
2019-5-15 22:21 1 1001
[FPGA] 使用PCB板子上的LDO给FPGA供电,FPGA地接模拟地还是数字地
2019-5-15 22:29 1 983
[Quartus] Quartus 18.1 timing constraint,​set_multicycle_path使用問題 新人帖 attach_img
2019-5-13 18:23 0 1047
[FPGA] Xilinx ZYNQ UltraScale+ MPSoC应用专栏系列连载[第三篇]写一篇简... attach_img
2019-5-13 23:01 1 1979
[Quartus] 怎样用原理图设计一个8位计数器? 新人帖
2019-5-12 23:37 2 1670
[verilog] FPGA上GTX光纤传输 新人帖
2020-1-2 20:39 3 2115
[verilog] 设计一个基于数据帧的异步fifo存储器 新人帖
2019-5-11 15:43 0 845
XILINX VIRTEX 6型号XC6VLX365T 二手芯片才50元
2019-12-5 11:56 10 2189
[FPGA] 有什么办法可以完全**quartus II 13.0版本的方法
2019-5-9 18:48 0 939
[FPGA] FPGA的3.3V GPIO直接互连是否会存在故障
2024-1-11 16:56 5 4101
[FPGA] Xilinx 方案是否有必要单独使用一个加密芯片?
2019-5-9 22:06 2 1218
[FPGA] 分享一下大家关注的AGM FPGA的技术资料 attachment  ...234
2024-4-22 23:24 76 38098
[FPGA] 在用赛灵思的FPGA,现在手头案子需要搭载一个SRAM,什么好的推荐? 新人帖 attachment
2019-7-14 21:20 12 2554
[FPGA] CORDIC
2019-6-4 14:17 3 1470
[FPGA] 编译工程文件的时候总是提示“N/A until Partition Merge”的问题 新人帖 attach_img
2019-5-7 08:24 0 3103
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

在线客服 返回版块 返回顶部