FPGA论坛

本版专家: feihufuture, jameswangchip, yulunna

今日: 0|主题: 14256|帖子: 104500 收藏 (180)

1 ... 77 78 79 808182 83 84 85 ... 357 / 357 页下一页

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶赏金帖


[FPGA] 这个latch我怎么也看不出来怎么产生的 Latch tc 代码 CWBBest 2017-10-12 09:06 6 2715
quartus ii 没有modelsim能进行TESTBENCH仿真吗？ modelsim 仿真小研究 2017-10-11 16:09 6 2424
[VHDL] 玩转VHDL008-格雷计数器 VHDL 计数器二进制 ucx 2017-10-11 12:27 1 1321
[FPGA] 示波器如何发出连续的数字信号信号数字信号示波器小白咚 2017-10-10 10:11 10 1433
[FPGA] 勇敢的芯伴你玩转Altera FPGA连载7：FPGA应用领域 altera FPGA AlteraFPGA rousong1989 2017-10-9 18:58 0 1424
[FPGA] DDR2 IP核输入时钟 DDR ip核时钟哥哥有条龙 2017-10-9 13:45 1 839
[FPGA] FPGA控制AD7606的时钟问题 AD7606 FPGA 控制我看看 2017-10-9 13:44 2 1994
[verilog] 新手求解释UART通信 UART 通信 UART通信白胡子 2017-10-9 13:42 7 1297
[FPGA] srio调用报错！ rio ge Gen gnr_zhao 2017-10-9 13:31 8 1720
[FPGA] 勇敢的芯伴你玩转Altera FPGA连载6：FPGA的优势在哪里 altera FPGA AlteraFPGA rousong1989 2017-10-8 17:54 1 1093
ISE出现xst 2033 error, port I is connected to GND怎么解决 connected NEC TE xjsxjtu 2017-10-7 20:20 9 7237
[CPLD] CPLD 芯片 atf16v8 开发 PLD 芯片 jovew 2017-10-6 14:04 6 2266 1
[VHDL] 玩转VHDL007-FFT VHDL fft 时钟 ucx 2017-10-6 12:34 5 1516
[VHDL] 玩转VHDL006-写编译器能懂的语句编译器 VHDL ck ucx 2017-10-4 18:41 0 938
[FPGA] 勇敢的芯伴你玩转Altera FPGA连载3: FPGA、ARM和DSP altera ARM DSP rousong1989 2017-9-29 09:05 1 1276
[FPGA] 硬件工程师有必要学FPGA吗？ FPGA PGA 工程师 6688hyc 2017-9-28 10:25 9 3013
[VHDL] 玩转VHDL-005 Sin函数发生器函数发生器 VHDL ST ucx 2017-9-27 09:55 3 1820
[FPGA] 勇敢的芯伴你玩转Altera FPGA连载4:Verilog与VHDL altera FPGA verilog rousong1989 2017-9-26 21:10 0 917
[FPGA] FPGA入门实战 FPGA HDL verilo xin58 2017-9-26 16:08 0 961
[verilog] D触发器 D触发器触发触发器哎~呀 2017-9-24 10:33 0 1039
[FPGA] FPGA实现DDS和单独的DDS芯片有什么区别 DDS 芯片 FPGA实现 llccbb1 2017-9-22 09:21 1 1851
[FPGA] 勇敢的芯伴你玩转Altera FPGA连载2: FPGA、ASIC和ASSP altera FPGA ASSP rousong1989 2017-9-21 22:05 0 1079
[FPGA] 求助！JTAG下载jic时提示错误Error: Can't recognize silicon ID for device 1 CAN Device FOR vazer 2017-9-21 14:28 13 10758
[FPGA] 听说以FPGA技能包挑战高薪，也是有捷径的？ FPGA hd xin58 2017-9-21 12:11 0 1310
[verilog] Verilog过程赋值语句提问 verilog 阻塞时钟 shaorc 2017-9-20 15:42 1 1440
[FPGA] 勇敢的芯伴你玩转Altera FPGA连载1：FPGA是什么 altera FPGA AlteraFPGA rousong1989 2017-9-19 22:02 0 1264 1
[FPGA] 提供vivado 2015.4上jesd204b v6.2的lic激活文件 Vivado JESD204B ic glace12123 2017-9-19 21:26 0 2063
[VHDL] 玩转VHDL-003分频 VHDL 时钟 Share ucx 2017-9-18 16:09 0 883 2
国内做FPGA开发板的有哪几家？ FPGA开发板 altera LTE hungrywolf 2017-9-18 15:33 0 1319
[VHDL] 玩转VHDL-001编程规范编程规范 VHDL 代码 ucx 2017-9-18 14:33 3 1392
[FPGA] 有没有做过卡尔曼滤波器FPGA实现的？卡尔曼滤波器 FPGA实现 builder zpccx 2017-9-18 11:23 4 2383
[VHDL] 玩转VHDL-000序 VHDL 硬件 RS ucx 2017-9-18 10:00 0 1092
[FPGA] 怎么判断一种算法适不适合用FPGA实现 FPGA实现 ic C语言 machairodus 2017-9-16 20:48 7 2522
[FPGA] Vivado2015.4 srio gen2 V4.0的lic激活文件 Gen Vivado rio glace12123 2017-9-16 20:44 0 1019
[verilog] 跑马灯跑马灯 LED buffer hllh 2017-9-16 10:40 1 982
FMC接口 fm 接口 AD lee218 2017-9-14 11:15 15 8831
[Quartus] 新手问题急求大神解答 HDL VHDL hd syh740008694 2017-9-12 19:47 6 1114
[Quartus] 求解！！win10的pin管脚设置打开就崩溃管脚 pi win10 ssrsren 2017-9-12 19:44 1 1621
[Quartus] Qsys中如何添加片外SRAM模块？芯片 pc Like_MCU 2017-9-12 10:36 2 1690
[FPGA] 特权同学AT7 Xilinx USB3.0+LVDS+ FPGA开发板介绍 LVDS XILINX FPGA开发板 rousong1989 2017-9-9 21:52 6 3154