今日: 0|主题: 33044|帖子: 128574 收藏 (403)
AXI锁定访问
2018-9-9 20:02 0 98
AHB多层,除了互连矩阵之外,我们是否还有任何从机复用器和解码器?
2018-9-9 20:00 0 288
AMBA AHB hsize []信号定义混乱?
2018-9-9 19:58 0 424
AXI协议
2018-9-9 19:56 0 103
如何从32位到64位AHB数据总线
2018-9-9 19:54 0 294
AXI可缓存与可缓存
2018-9-9 19:52 0 144
更多AXI读写顺序
2018-9-9 19:50 0 213
AXI读/写订购
2018-9-9 19:48 0 217
基础知识:ARM的C编程-AHB传输
2018-9-9 19:46 0 169
AXI写选通
2018-9-9 19:44 0 288
amba axi的应用有哪些呢?
2018-9-9 19:42 0 454
AMBA AXI撰写回复3
2018-9-9 19:40 0 343
AMBA AXI撰写回复2?
2018-9-9 19:38 0 178
AMBA AXI撰写回复?
2018-9-9 19:36 0 248
在AHB 2.0标准中,我可以在INCR16突发或WRAP16突发中插入BUSY周期吗?
2018-9-9 19:34 0 168
在AHB 2.0标准中,我可以在INCR16突发或WRAP16突发中插入BUSY周期吗?1
2018-9-9 19:32 0 178
AHB HREADY为低电平,不在地址阶段之后?
2018-9-9 19:30 0 177
在AMBA AHB中,在错误响应的第一个时钟周期之后,hgrnat是否必须为低?
2018-9-9 19:28 0 359
cxapbic的32个主站和2个从站的配置选项
2018-9-9 19:26 0 553
部分字访问Altera Avalon存储器映射从站
2018-9-9 19:24 0 287
AHB2,为什么没有在半字中提到HADDR [1]并在字节中提到HADDR的规范?
2018-9-9 19:22 0 299
AHB1,在实际系统中,Master是否可以发送起始地址0x01?
2018-9-9 19:20 0 179
AHB slave 3
2018-9-9 19:18 0 172
AHB slave 2
2018-9-9 19:16 0 157
AHB slave 1,HRESP should be OKAY and HREADY should be high?
2018-9-9 19:14 0 175
AHB从机HREADY是否有特定条件?
2018-9-9 19:12 0 385
如何获得CMSDK组件的IP-XACT描述?
2018-9-9 19:10 0 274
在Nexys3上编译ClockDiv_XilinxS6.v时出错
2018-9-9 19:08 0 253
要求供应商:改进SPI / SSP
2018-9-9 19:06 0 188
在启动辅助CPU时通过哪个指令触发辅助内核
2018-9-9 19:04 0 162
当我进入非安全环境时,应该执行什么流程以使缓存和MMU正常工作?
2018-9-9 19:02 0 153
用于Cortex M0的SRAM-是否需要支持字节写入?
2018-9-9 19:00 0 218
为什么在信息中心找不到PL301的TRM
2018-9-9 18:58 0 85
Linux应用程序的C ++库在哪里?
2018-9-9 18:56 0 232
CPUIdle Marvell SoC
2018-9-9 18:54 0 621
需要ARM SystemC模型
2018-9-9 18:52 0 274
tsmc 0.13um中约有两个端口的SRAM编译器?
2018-9-9 18:50 0 392
PL022 PrimeCell SPI控制器的框架宽度
2018-9-9 18:48 0 461
swd接口如何控制多个核的debug
2018-9-9 18:46 0 173
gcc编译器编译特殊函数出现程序跑飞的疑问?
2018-9-9 18:44 0 314
下一页 »
快速发帖
还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则