今日: 5|主题: 33086|帖子: 128751 收藏 (404)
电压相关问题咨询,LVR以及Vbat
2018-9-9 17:32 0 174
高速memory一般用哪种
2018-9-9 17:30 0 186
boot loader放的ROM是内嵌的,还是外挂的
2018-9-9 17:28 0 235
频闪
2018-9-9 17:26 0 250
关于AXI4 WLAST的问题
2018-9-9 17:24 0 210
AXI INC类型转移
2018-9-9 17:22 0 165
处理无效的AXI地址请求
2018-9-9 17:20 0 303
AXI4中不存在WID
2018-9-9 17:18 0 123
AXI3和AXI4的区别
2018-9-9 17:16 0 140
AXI3锁定访问
2018-9-9 17:14 0 179
请解释一些与MASTER和INTERCONNECT行为有关的新ACE5信号
2018-9-9 17:12 0 329
写数据通道的握手
2018-9-9 17:10 0 176
WSTRB计算
2018-9-9 17:08 0 405
原子访问LDR / STR与LDREX / STREX
2018-9-9 17:06 0 296
AXI4主交易要求的不结盟交易(地址为WSTRB)
2018-9-9 17:04 0 163
我正在研究APB4的协议检查器VC,我必须测试写入的断言。这是否意味着我必须编写测试用例来验证我的断言?
2018-9-9 17:02 0 100
JTAG工具如何让CPU停下来?
2018-9-9 17:00 0 264
monitor debug-mode vs halting debug-mode in ARMv7 core
2018-9-9 16:58 0 305
DBGDRCR.HRQ与执行hlt指令的区别
2018-9-9 16:56 0 205
CA57中所有Core共享一个GIC CPU interface?
2018-9-9 16:54 0 396
CoreSight / ETM / CTI等等,它们之间的关系?
2018-9-9 16:52 0 287
请问如何理解Secure和Non-secure?
2018-9-9 16:50 0 298
在64bit下,C程序可以使用内联汇编吗?
2018-9-9 16:48 0 207
CA7 MPCore中如何判断Core处于Non-Secure state?
2018-9-9 16:46 0 281
"Not used" exception type on ARMv7 exception table
2018-9-9 16:44 0 176
TBVAL_INTTRIG和TBVAL_INTSCHED是什么?
2018-9-9 16:42 0 237
咨询:ARM的Fast Model的图形化编辑工具System Canvas
2018-9-9 16:40 0 339
Asynchrous External Data Abort in ARMv7
2018-9-9 16:38 0 431
question about burst cross 4KB boundary
2018-9-9 16:36 0 354
如何理解read-allocate / write-allocate in AXI4 spec
2018-9-9 16:34 0 409
可以使用Streamline的Android设备
2018-9-9 16:32 0 235
在什么地方可以下载ARM的已编译的HTML帮助文件
2018-9-9 16:30 0 171
cortex r4要打印信息,怎么设置打印函数呢?
2018-9-9 16:28 0 251
TrustZone service API
2018-9-9 16:26 0 304
有没有总结过ARM的JTAG、SWD和其它调试烧写接口电路,如果有一个标准就好了!
2018-9-9 16:24 0 269
AA64与ARM-V7 LPAE的MMU Table
2018-9-9 16:22 0 164
汇编指令 LDR 一个疑问
2018-9-9 16:20 0 183
如何理解Cortex-A57只包含GIC CPU Interface?
2018-9-9 16:18 0 319
DS-5下ARM Compiler6创建HelloWorld工程并Debug?
2018-9-9 16:16 0 249
benchmark测量出来的数据能代表core在所有应用下的行为吗?比如在游戏场景,视频场景等等
2018-9-9 16:14 0 376
下一页 »
快速发帖
还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则