收藏本版 |订阅

今日: 6|主题: 33147|帖子: 129064

AMBA AXI撰写回复3
2018-9-9 19:40 0 443
AMBA AXI撰写回复2?
2018-9-9 19:38 0 262
AMBA AXI撰写回复?
2018-9-9 19:36 0 378
在AHB 2.0标准中,我可以在INCR16突发或WRAP16突发中插入BUSY周期吗?
2018-9-9 19:34 0 242
在AHB 2.0标准中,我可以在INCR16突发或WRAP16突发中插入BUSY周期吗?1
2018-9-9 19:32 0 247
AHB HREADY为低电平,不在地址阶段之后?
2018-9-9 19:30 0 241
在AMBA AHB中,在错误响应的第一个时钟周期之后,hgrnat是否必须为低?
2018-9-9 19:28 0 472
cxapbic的32个主站和2个从站的配置选项
2018-9-9 19:26 0 680
部分字访问Altera Avalon存储器映射从站
2018-9-9 19:24 0 414
AHB2,为什么没有在半字中提到HADDR [1]并在字节中提到HADDR的规范?
2018-9-9 19:22 0 414
AHB1,在实际系统中,Master是否可以发送起始地址0x01?
2018-9-9 19:20 0 257
AHB slave 3
2018-9-9 19:18 0 260
AHB slave 2
2018-9-9 19:16 0 228
AHB slave 1,HRESP should be OKAY and HREADY should be high?
2018-9-9 19:14 0 259
AHB从机HREADY是否有特定条件?
2018-9-9 19:12 0 481
如何获得CMSDK组件的IP-XACT描述?
2018-9-9 19:10 0 382
在Nexys3上编译ClockDiv_XilinxS6.v时出错
2018-9-9 19:08 0 361
要求供应商:改进SPI / SSP
2018-9-9 19:06 0 312
在启动辅助CPU时通过哪个指令触发辅助内核
2018-9-9 19:04 0 238
当我进入非安全环境时,应该执行什么流程以使缓存和MMU正常工作?
2018-9-9 19:02 0 219
用于Cortex M0的SRAM-是否需要支持字节写入?
2018-9-9 19:00 0 309
为什么在信息中心找不到PL301的TRM
2018-9-9 18:58 0 170
Linux应用程序的C ++库在哪里?
2018-9-9 18:56 0 322
CPUIdle Marvell SoC
2018-9-9 18:54 0 754
需要ARM SystemC模型
2018-9-9 18:52 0 377
tsmc 0.13um中约有两个端口的SRAM编译器?
2018-9-9 18:50 0 523
PL022 PrimeCell SPI控制器的框架宽度
2018-9-9 18:48 0 623
swd接口如何控制多个核的debug
2018-9-9 18:46 0 257
gcc编译器编译特殊函数出现程序跑飞的疑问?
2018-9-9 18:44 0 442
文言文写代码 xswl 有了解的么
2018-9-9 18:42 0 152
你怎么看?
2018-9-9 18:40 0 158
分类问题计算AUC选择predict_proba还是predict
2018-9-9 18:38 0 338
APB, AHB, AXI 3, AXI 4 的区别是什么?
2018-9-9 18:36 0 195
关于CoreSight的一些问题
2018-9-9 18:34 0 325
什么是微架构?
2018-9-9 18:32 0 309
有人可以介绍一下ARM compiler的具体情况吗?
2018-9-9 18:30 0 284
ARMv8 Vector table问题
2018-9-9 18:28 0 318
flush L2 DCache by MVA问题
2018-9-9 18:26 0 272
CA7的没一个cacheline,dirty bit只有一个bit位吗?
2018-9-9 18:24 0 232
对于一个给定的DRAM addr,如何得到它对应的way?
2018-9-9 18:22 0 232
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

在线客服 返回版块 返回顶部