收藏本版 |订阅

今日: 0|主题: 33221|帖子: 129379

Read or Write Allocate Policy?
2018-9-9 18:10 0 257
ARMv8中:stage1 and stage2 address translation
2018-9-9 18:08 0 494
对于Cortex-m内核而言,ITM总线和ETM总线有什么区别?
2018-9-9 18:06 0 270
LDP/STP burst transaction question in ARMv8
2018-9-9 18:04 0 417
新手关于 Neon 和 VFP 几点疑问
2018-9-9 18:02 0 413
如何获得cortex-a8中的Debug unit 的基地址?
2018-9-9 18:00 0 398
什么是PoU和PoC?
2018-9-9 17:58 0 547
Cortex-R支持的ARM指令格式是Encoding A1 还是 A2?
2018-9-9 17:56 0 296
ARMv7R的指令问题
2018-9-9 17:54 0 329
ARMv7R的ARM指令和Thumb指令集问题
2018-9-9 17:52 0 417
Rich IoT 中的 Rich 一词是什么意思?
2018-9-9 17:50 0 223
问driving_cell 和 load 的选取应该靠经验还是靠 fab 厂的建议?
2018-9-9 17:48 0 571
环境约束中若最先设operating condition,后面设 driving_cell 时就不用再指定 lib 信息了吧
2018-9-9 17:46 0 565
问为什么选取最后一行的fanout_length计算呢?
2018-9-9 17:44 0 185
问检验TLUPus一致性问题时,找不到tluplus文件?
2018-9-9 17:42 0 222
问dma接口在哪里呢
2018-9-9 17:40 0 223
生成的Bus Matrix 有问题
2018-9-9 17:38 0 371
EXHRESP怎么接,HRESP位宽不匹配
2018-9-9 17:36 0 394
built 里面是代码还是src里面是代码
2018-9-9 17:34 0 210
电压相关问题咨询,LVR以及Vbat
2018-9-9 17:32 0 224
高速memory一般用哪种
2018-9-9 17:30 0 268
boot loader放的ROM是内嵌的,还是外挂的
2018-9-9 17:28 0 301
频闪
2018-9-9 17:26 0 312
关于AXI4 WLAST的问题
2018-9-9 17:24 0 304
AXI INC类型转移
2018-9-9 17:22 0 210
处理无效的AXI地址请求
2018-9-9 17:20 0 371
AXI4中不存在WID
2018-9-9 17:18 0 186
AXI3和AXI4的区别
2018-9-9 17:16 0 194
AXI3锁定访问
2018-9-9 17:14 0 228
请解释一些与MASTER和INTERCONNECT行为有关的新ACE5信号
2018-9-9 17:12 0 395
写数据通道的握手
2018-9-9 17:10 0 215
WSTRB计算
2018-9-9 17:08 0 474
原子访问LDR / STR与LDREX / STREX
2018-9-9 17:06 0 364
AXI4主交易要求的不结盟交易(地址为WSTRB)
2018-9-9 17:04 0 207
我正在研究APB4的协议检查器VC,我必须测试写入的断言。这是否意味着我必须编写测试用例来验证我的断言?
2018-9-9 17:02 0 152
JTAG工具如何让CPU停下来?
2018-9-9 17:00 0 316
monitor debug-mode vs halting debug-mode in ARMv7 core
2018-9-9 16:58 0 349
DBGDRCR.HRQ与执行hlt指令的区别
2018-9-9 16:56 0 266
CA57中所有Core共享一个GIC CPU interface?
2018-9-9 16:54 0 460
CoreSight / ETM / CTI等等,它们之间的关系?
2018-9-9 16:52 0 350
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

在线客服 返回版块 返回顶部