收藏本版 |订阅

今日: 0|主题: 33222|帖子: 129380

AXI4中不存在WID
2018-9-9 20:52 0 144
AXI3锁定访问
2018-9-9 20:50 0 269
请解释一些与MASTER和INTERCONNECT行为有关的新ACE5信号
2018-9-9 20:48 0 417
写数据通道的握手
2018-9-9 20:46 0 229
WSTRB计算
2018-9-9 20:44 0 629
原子访问LDR / STR与LDREX / STREX
2018-9-9 20:42 0 302
AXI4主交易要求的不结盟交易(地址为WSTRB)
2018-9-9 20:40 0 196
写入数据交织-AXI
2018-9-9 20:38 0 187
ARM Cortex ICode,DCode,系统总线
2018-9-9 20:36 0 569
WSTRB信号的用法
2018-9-9 20:34 0 794
PL031 Verilog生成
2018-9-9 20:32 0 358
总线矩阵
2018-9-9 20:30 0 321
AHB的最大时钟频率是多少?
2018-9-9 20:28 0 222
最大DMA传输速度
2018-9-9 20:26 0 370
AHB拆分重试响应是怎么样的?
2018-9-9 20:24 0 491
使用RVDS 4.0与OTime O3编译时,应用程序崩溃
2018-9-9 20:22 0 288
AHB繁忙状态,BUSY HTRANS可以在固定长度突发结束?
2018-9-9 20:20 0 379
是否需要向AHB总线协议中的仲裁器提供HADDR输入?
2018-9-9 20:18 0 275
关于AHB突发模式的查询
2018-9-9 20:16 0 243
有关APB优势的问题?
2018-9-9 20:14 0 508
包装地址使用情况?
2018-9-9 20:12 0 419
AHB响应与数据的关系?
2018-9-9 20:10 0 368
AMBA AHB HSPLITx信号?
2018-9-9 20:08 0 578
AHB可缓冲/不可缓冲写入?
2018-9-9 20:06 0 360
AHB WRAP地址边界?
2018-9-9 20:04 0 502
AXI锁定访问
2018-9-9 20:02 0 172
AHB多层,除了互连矩阵之外,我们是否还有任何从机复用器和解码器?
2018-9-9 20:00 0 395
AMBA AHB hsize []信号定义混乱?
2018-9-9 19:58 0 549
AXI协议
2018-9-9 19:56 0 156
如何从32位到64位AHB数据总线
2018-9-9 19:54 0 440
AXI可缓存与可缓存
2018-9-9 19:52 0 226
更多AXI读写顺序
2018-9-9 19:50 0 295
AXI读/写订购
2018-9-9 19:48 0 325
基础知识:ARM的C编程-AHB传输
2018-9-9 19:46 0 283
AXI写选通
2018-9-9 19:44 0 435
amba axi的应用有哪些呢?
2018-9-9 19:42 0 566
AMBA AXI撰写回复3
2018-9-9 19:40 0 448
AMBA AXI撰写回复2?
2018-9-9 19:38 0 267
AMBA AXI撰写回复?
2018-9-9 19:36 0 382
在AHB 2.0标准中,我可以在INCR16突发或WRAP16突发中插入BUSY周期吗?
2018-9-9 19:34 0 246
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

在线客服 返回版块 返回顶部