今日: 0|主题: 33049|帖子: 128615 收藏 (403)
为什么在信息中心找不到PL301的TRM
2018-9-9 18:58 0 95
Linux应用程序的C ++库在哪里?
2018-9-9 18:56 0 237
CPUIdle Marvell SoC
2018-9-9 18:54 0 628
需要ARM SystemC模型
2018-9-9 18:52 0 285
tsmc 0.13um中约有两个端口的SRAM编译器?
2018-9-9 18:50 0 397
PL022 PrimeCell SPI控制器的框架宽度
2018-9-9 18:48 0 476
swd接口如何控制多个核的debug
2018-9-9 18:46 0 174
gcc编译器编译特殊函数出现程序跑飞的疑问?
2018-9-9 18:44 0 327
文言文写代码 xswl 有了解的么
2018-9-9 18:42 0 96
你怎么看?
2018-9-9 18:40 0 108
分类问题计算AUC选择predict_proba还是predict
2018-9-9 18:38 0 271
APB, AHB, AXI 3, AXI 4 的区别是什么?
2018-9-9 18:36 0 137
关于CoreSight的一些问题
2018-9-9 18:34 0 226
什么是微架构?
2018-9-9 18:32 0 216
有人可以介绍一下ARM compiler的具体情况吗?
2018-9-9 18:30 0 201
ARMv8 Vector table问题
2018-9-9 18:28 0 250
flush L2 DCache by MVA问题
2018-9-9 18:26 0 187
CA7的没一个cacheline,dirty bit只有一个bit位吗?
2018-9-9 18:24 0 174
对于一个给定的DRAM addr,如何得到它对应的way?
2018-9-9 18:22 0 149
对于Cortex-A7,一个32bit addr,哪些bits标示set index ?
2018-9-9 18:20 0 211
咨询一个CA7上对L1 DCache的操作问题?
2018-9-9 18:18 0 271
RVBAR_EL3 in ARMv8
2018-9-9 18:16 0 378
Cortex-A53 / Cortex-A57的地址线数目
2018-9-9 18:14 0 336
Non-secure EL1&0 VA 转换PA
2018-9-9 18:12 0 252
Read or Write Allocate Policy?
2018-9-9 18:10 0 182
ARMv8中:stage1 and stage2 address translation
2018-9-9 18:08 0 361
对于Cortex-m内核而言,ITM总线和ETM总线有什么区别?
2018-9-9 18:06 0 199
LDP/STP burst transaction question in ARMv8
2018-9-9 18:04 0 327
新手关于 Neon 和 VFP 几点疑问
2018-9-9 18:02 0 324
如何获得cortex-a8中的Debug unit 的基地址?
2018-9-9 18:00 0 310
什么是PoU和PoC?
2018-9-9 17:58 0 428
Cortex-R支持的ARM指令格式是Encoding A1 还是 A2?
2018-9-9 17:56 0 221
ARMv7R的指令问题
2018-9-9 17:54 0 231
ARMv7R的ARM指令和Thumb指令集问题
2018-9-9 17:52 0 326
Rich IoT 中的 Rich 一词是什么意思?
2018-9-9 17:50 0 146
问driving_cell 和 load 的选取应该靠经验还是靠 fab 厂的建议?
2018-9-9 17:48 0 451
环境约束中若最先设operating condition,后面设 driving_cell 时就不用再指定 lib 信息了吧
2018-9-9 17:46 0 468
问为什么选取最后一行的fanout_length计算呢?
2018-9-9 17:44 0 126
问检验TLUPus一致性问题时,找不到tluplus文件?
2018-9-9 17:42 0 146
问dma接口在哪里呢
2018-9-9 17:40 0 146
下一页 »
快速发帖
还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则