收藏本版 |订阅

今日: 3|主题: 33190|帖子: 129282

ARMv8 Vector table问题
2018-9-9 18:28 0 320
flush L2 DCache by MVA问题
2018-9-9 18:26 0 276
CA7的没一个cacheline,dirty bit只有一个bit位吗?
2018-9-9 18:24 0 232
对于一个给定的DRAM addr,如何得到它对应的way?
2018-9-9 18:22 0 233
对于Cortex-A7,一个32bit addr,哪些bits标示set index ?
2018-9-9 18:20 0 294
咨询一个CA7上对L1 DCache的操作问题?
2018-9-9 18:18 0 337
RVBAR_EL3 in ARMv8
2018-9-9 18:16 0 551
Cortex-A53 / Cortex-A57的地址线数目
2018-9-9 18:14 0 470
Non-secure EL1&0 VA 转换PA
2018-9-9 18:12 0 328
Read or Write Allocate Policy?
2018-9-9 18:10 0 257
ARMv8中:stage1 and stage2 address translation
2018-9-9 18:08 0 493
对于Cortex-m内核而言,ITM总线和ETM总线有什么区别?
2018-9-9 18:06 0 270
LDP/STP burst transaction question in ARMv8
2018-9-9 18:04 0 417
新手关于 Neon 和 VFP 几点疑问
2018-9-9 18:02 0 409
如何获得cortex-a8中的Debug unit 的基地址?
2018-9-9 18:00 0 397
什么是PoU和PoC?
2018-9-9 17:58 0 545
Cortex-R支持的ARM指令格式是Encoding A1 还是 A2?
2018-9-9 17:56 0 296
ARMv7R的指令问题
2018-9-9 17:54 0 329
ARMv7R的ARM指令和Thumb指令集问题
2018-9-9 17:52 0 416
Rich IoT 中的 Rich 一词是什么意思?
2018-9-9 17:50 0 223
问driving_cell 和 load 的选取应该靠经验还是靠 fab 厂的建议?
2018-9-9 17:48 0 571
环境约束中若最先设operating condition,后面设 driving_cell 时就不用再指定 lib 信息了吧
2018-9-9 17:46 0 564
问为什么选取最后一行的fanout_length计算呢?
2018-9-9 17:44 0 185
问检验TLUPus一致性问题时,找不到tluplus文件?
2018-9-9 17:42 0 222
问dma接口在哪里呢
2018-9-9 17:40 0 223
生成的Bus Matrix 有问题
2018-9-9 17:38 0 368
EXHRESP怎么接,HRESP位宽不匹配
2018-9-9 17:36 0 393
built 里面是代码还是src里面是代码
2018-9-9 17:34 0 209
电压相关问题咨询,LVR以及Vbat
2018-9-9 17:32 0 222
高速memory一般用哪种
2018-9-9 17:30 0 266
boot loader放的ROM是内嵌的,还是外挂的
2018-9-9 17:28 0 300
频闪
2018-9-9 17:26 0 311
关于AXI4 WLAST的问题
2018-9-9 17:24 0 298
AXI INC类型转移
2018-9-9 17:22 0 209
处理无效的AXI地址请求
2018-9-9 17:20 0 369
AXI4中不存在WID
2018-9-9 17:18 0 185
AXI3和AXI4的区别
2018-9-9 17:16 0 194
AXI3锁定访问
2018-9-9 17:14 0 227
请解释一些与MASTER和INTERCONNECT行为有关的新ACE5信号
2018-9-9 17:12 0 393
写数据通道的握手
2018-9-9 17:10 0 215
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

在线客服 返回版块 返回顶部