收藏本版 |订阅

今日: 0|主题: 33170|帖子: 129351

问driving_cell 和 load 的选取应该靠经验还是靠 fab 厂的建议?
2018-9-9 17:48 0 573
环境约束中若最先设operating condition,后面设 driving_cell 时就不用再指定 lib 信息了吧
2018-9-9 17:46 0 568
问为什么选取最后一行的fanout_length计算呢?
2018-9-9 17:44 0 186
问检验TLUPus一致性问题时,找不到tluplus文件?
2018-9-9 17:42 0 223
问dma接口在哪里呢
2018-9-9 17:40 0 223
生成的Bus Matrix 有问题
2018-9-9 17:38 0 378
EXHRESP怎么接,HRESP位宽不匹配
2018-9-9 17:36 0 395
built 里面是代码还是src里面是代码
2018-9-9 17:34 0 215
电压相关问题咨询,LVR以及Vbat
2018-9-9 17:32 0 233
高速memory一般用哪种
2018-9-9 17:30 0 275
boot loader放的ROM是内嵌的,还是外挂的
2018-9-9 17:28 0 301
频闪
2018-9-9 17:26 0 313
关于AXI4 WLAST的问题
2018-9-9 17:24 0 307
AXI INC类型转移
2018-9-9 17:22 0 213
处理无效的AXI地址请求
2018-9-9 17:20 0 378
AXI4中不存在WID
2018-9-9 17:18 0 196
AXI3和AXI4的区别
2018-9-9 17:16 0 195
AXI3锁定访问
2018-9-9 17:14 0 229
请解释一些与MASTER和INTERCONNECT行为有关的新ACE5信号
2018-9-9 17:12 0 404
写数据通道的握手
2018-9-9 17:10 0 216
WSTRB计算
2018-9-9 17:08 0 482
原子访问LDR / STR与LDREX / STREX
2018-9-9 17:06 0 371
AXI4主交易要求的不结盟交易(地址为WSTRB)
2018-9-9 17:04 0 207
我正在研究APB4的协议检查器VC,我必须测试写入的断言。这是否意味着我必须编写测试用例来验证我的断言?
2018-9-9 17:02 0 153
JTAG工具如何让CPU停下来?
2018-9-9 17:00 0 328
monitor debug-mode vs halting debug-mode in ARMv7 core
2018-9-9 16:58 0 352
DBGDRCR.HRQ与执行hlt指令的区别
2018-9-9 16:56 0 267
CA57中所有Core共享一个GIC CPU interface?
2018-9-9 16:54 0 466
CoreSight / ETM / CTI等等,它们之间的关系?
2018-9-9 16:52 0 352
请问如何理解Secure和Non-secure?
2018-9-9 16:50 0 372
在64bit下,C程序可以使用内联汇编吗?
2018-9-9 16:48 0 260
CA7 MPCore中如何判断Core处于Non-Secure state?
2018-9-9 16:46 0 349
"Not used" exception type on ARMv7 exception table
2018-9-9 16:44 0 229
TBVAL_INTTRIG和TBVAL_INTSCHED是什么?
2018-9-9 16:42 0 305
咨询:ARM的Fast Model的图形化编辑工具System Canvas
2018-9-9 16:40 0 409
Asynchrous External Data Abort in ARMv7
2018-9-9 16:38 0 498
question about burst cross 4KB boundary
2018-9-9 16:36 0 425
如何理解read-allocate / write-allocate in AXI4 spec
2018-9-9 16:34 0 505
可以使用Streamline的Android设备
2018-9-9 16:32 0 298
在什么地方可以下载ARM的已编译的HTML帮助文件
2018-9-9 16:30 0 217
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

在线客服 返回版块 返回顶部