21ic电子技术开发论坛 › 时钟 › 相关帖子
时钟 标签:

时钟

最新发表 / 热门讨论

 版块 作者 回复/查看 最后发表
PIC16F1508这个最小系统班能工作吗。。求指导。。。 attach_img
最小系统 ，PIC16F ，振荡 ，振荡器 ，时钟
Microchip zjl_pursue 2012-12-4 19 5343 byitek 2013-5-14 11:21
运放的中频段
中频 ，运放 ，频段 ，数字电路 ，时钟
模拟技术论坛 legend_yuan 2012-12-5 5 2431 maychang 2012-12-5 16:20
FPGA+DSP多通道数据采集和处理电路的时钟分配问题 attach_img
DSP ，FPGA ，处理电路 ，多通道数据采集 ，时钟
FPGA论坛 lifeman001 2012-12-5 14 3743 gaochy1126 2012-12-9 13:07
同样的程序在105上跑是1S,在103上是9S attach_img
串口 ，时钟
ST MCU tianli1980 2012-12-5 6 1781 uet_cache 2012-12-6 21:27
Xilinx FPGA的约束设计和时序分析总结
XILINX ，时序 ，FPGA ，TI ，时钟
EDA 技术 GoldSunMonkey 2012-12-5 3 6280 Azelus 2014-6-28 10:52
PCF8563时钟读出的一直为0xFF attachment
PCF8563 ，时钟 ，I2c ，模拟I2C ，电子钟
侃单片机论坛 chenyu988 2012-12-5 6 2556 chenyu988 2012-12-21 08:31
FPGA中常犯设计错误列表
FPGA ，时钟 ，寄存器 ，信号 ，IO
EDA 技术 GoldSunMonkey 2012-12-6 9 1615 GoldSunMonkey 2012-12-8 20:52
STM32 SPI时钟设置
spi ，STM32 ，时钟 ，pc ，寄存器
ST MCU zousong 2012-12-9 0 1790 zousong 2012-12-9 15:07
SPI时钟设置问题
spi ，时钟 ，pc ，寄存器 ，接口
ST MCU zousong 2012-12-9 0 1444 zousong 2012-12-9 15:26
SPI时钟设置问题
spi ，时钟 ，pc ，寄存器 ，接口
ST MCU zousong 2012-12-9 0 2039 zousong 2012-12-9 15:27
Verilog HDL语言always块未声明positive或negative导致的时钟不对准 attach_img digest
时钟 ，verilog ，Positive ，negative ，hdl语言
FPGA论坛 FangTT 2012-12-9 5 3080 薇儿安蓝 2013-1-30 13:52
ILI9325设计软时钟问题！
ILI9325 ，时钟 ，LCD ，CD ，ck
侃单片机论坛 liuyongliuyong 2012-12-9 1 2403 liuyongliuyong 2012-12-11 15:14
添加时序约束的技巧分析 digest
时序 ，时钟 ，信号 ，元件 ，布线
FPGA论坛 DragonKing88 2012-12-11 13 6033 薇儿安蓝 2013-1-30 13:49
verilog学习五点经验分享
verilog ，RS ，ST ，ge ，时钟
EDA 技术 FangTT 2012-12-11 5 2474 bill_shi68 2013-5-10 20:13
FPGA基础知识：详解时钟
FPGA ，时钟 ，基础知识 ，PLD ，器件
FPGA论坛 FangTT 2012-12-11 16 3132 jahnson066 2012-12-19 17:50
时钟配置超过允许最大时钟，会把芯片烧掉吗？
时钟 ，芯片 ，时钟配置
德州仪器MCU 拿起书本 2012-12-11 4 1739 tianli1980 2012-12-15 12:11
时钟线输出低电平，这样出错了……
时钟 ，电平 ，pi ，gp ，GPIO
ST MCU jxmzzr 2012-12-12 3 1938 uet_cache 2012-12-12 11:37
VHDL这个警告怎么消除？
VHDL ，时钟 ，ck ，Clocks ，AN
FPGA论坛 entepino 2012-12-12 9 1669 GoldSunMonkey 2012-12-14 22:27
基于verilog设计的秒表
verilog ，时钟 ，FPGA ，hz ，信号测试
数字广电 王一冰 2012-12-13 0 1836 王一冰 2012-12-13 20:15
FPGA管教分配需要考虑因素
FPGA ，信号 ，时钟 ，管脚 ，AN
EDA 技术 星星之火红 2012-12-14 2 1373 jahnson066 2012-12-14 22:47
1 ...283284285286287288289290... 417下一页
在线客服